Die JEDEC (Joint Electron Device Engineering Council) ist ein Zusammenschluß zahlreicher Hersteller der IT-Branche, um notwendige Standardisierungen etwa bei Anschlüssen, Signalbeschaffenheit, Spannungen, etc erwirken zu können. Unter anderem ist die JEDEC auch verantwortlich für die Ausarbeitung der Spezifikationen für DDR333 Speicher-Module.
Bereits seit einigen Wochen existieren nun endlich Spezifikationen für DDR333 Module, nachdem die Mainboard-, Chipsatz- und Speicher-Hersteller bereits Monate zuvor "wild" produziert hatten unter Annahme, wie eine Spezifikation aussehen könnte!
Inzwischen nun existiert schon wieder eine überarbeitete Fassung "DDR333B", die laut Heise folgende Verbesserungen enthält:
Der neue Standard listet die Zeitparameter für "DDR333B"-Chips mit 166 MHz Taktfrequenz und einer CAS Lateny CL von 2,5 Takten (15 ns) sowie einem RAS-to-CAS-Delay tRCD und einer RAS Precharge Time tRP von jeweils 18 ns, also 3 Takten Dauer. Diese Chips mit 25-3-3-Timing eignen sich für PC2700-DIMMs, deren Modulspezifikation auf dem JEDEC-Server aber immer noch nicht zu finden ist. [..] Bei den 1-GBit-Chips lässt die Norm für einige Zeitparameter deutlich höhere Werte zu; das ist notwendig, weil die nackten Silizium-Dice dieser Speicherchips auch bei Fertigung in modernsten 0,13-µm-Prozessen größer ausfallen und daher die Signallaufzeiten länger sind als bei Chips kleinerer Kapazität. Erste 1-GBit-Chips werden im kommenden Jahr erwartet, nachdem zurzeit erst die Produktion von 512-MBit-Bausteinen in Schwung kommt. Stacked DIMMs aus 1-GBit-Chips erreichen Kapazitäten von 4 GByte pro Modul; aktuelle Dual-Prozessor-Serverchipsätze, etwa für den Intel Xeon, sind für bis zu acht Stacked DIMMs aus je 36 512-MBit-Chips, also 2-GByte-Module mit ECC ausgelegt
Diesen Artikel bookmarken oder senden an ...
