In einer Mailing Liste auf x86-64.org hat AMD weitere detaillierte Informationen zum TLB-Erratum 298 veröffentlicht und bietet auch einen Kernel Patch an.
"The processor operation to change the accessed or dirty bits of a page translation table entry in the L2 from 0b to 1b may not be atomic. A small window of time exists where other cached operations may cause the stale page translation table entry to be installed in the L3 before the modified copy is returned to the L2.
In addition, if a probe for this cache line occurs during this window of time, the processor may not set the accessed or dirty bit and may corrupt data for an unrelated cached operation. The system may experience a machine check event reporting an L3 protocol error has occurred. In this case, the MC4 status register (MSR 0000_0410) will be equal to B2000000_000B0C0F or BA000000_000B0C0F. The MC4 address register (MSR 0000_0412) will be equal to 26h."
Mit dem Kernel Patch können die Performanceeinbußen durch die geplanten Workarounds mittels BIOS-Updates verhindert werden. Ein 64-Bit Patch existiert bereits für den Kernel 2.6.23.8. AMD empfiehlt diesen Patch allerdings nur Usern, die durch den Bug wirklich betroffen sind.
Diesen Artikel bookmarken oder senden an ...
