Wie wir auf Planet 3DNow! bereits mehrfach berichtet haben, wird AMD in den nächsten Jahren nicht nur auf native Multi-Core Prozessoren setzen, sondern - ähnlich wie Intel es die letzten 2 Jahre praktiziert hat - auch zwei Dies auf ein Gehäuse packen. Hier jedoch aller Voraussicht nach nur im Server-Segment. Der erste auf diese Art und Weise produzierte Prozessor soll der Sao Paulo werden, im Grunde zwei Shanghais auf einem Package. Später soll der Magny-Cours folgen, ein Server-Prozessor mit 12 Kernen, bestehend aus zwei nativen Sechskern-Prozessoren.
Neben Support für DDR3-Speicher sollen die neuen Prozessoren auch einen vierten HyperTransport-Link bekommen. Wofür, das hat AMD bisher jedoch noch nicht offiziell erklärt. Bei der AMD-Architektur seit dem K8 dienen die HT-Links bekanntlich zum einen dazu, den Prozessor mit der Infrastrukur (Mainboard-Chipsatz) zu verbinden, und zum anderen in Multi-Sockel-Umgebungen die Prozessoren untereinander, was der größte Vorteil der K8+ Architektur ist. So können mehrere Prozessoren auf direktem Wege miteinander kommunizieren ohne Umweg über shared-FSBs und Chipsätze. Das senkt die Latenzzeit bei sog. Node-Hops dramatisch, weswegen die K8+ Architektur in den letzten Jahren insbesondere im 4- und 8-CPU Einsatz sehr beliebt war. Je nach Opteron-Version war bisher entweder nur 1 HT-Link aktiviert (bei Single-Sockel Prozessoren zur Verbindung mit der Infrastruktur), 2 HT-Links (bei Zwei-Sockel Systemen) oder 3 HT-Links (bei Vier- und Acht-Sockel-Systemen).
Wofür AMD nun den vierten HT-Link vorsieht, kann bisher nur spekuliert werden. Die schlüssigste Erklärung dafür wäre, dass AMD den zusätzlichen HT-Link benötigt, um die beiden Dies auf dem Gehäuse miteinander zu verbinden. Die FSB-Lösung wie bei den Intel-Doppel-Die-Prozessoren funktioniert bei AMD in Ermangelung eines klassischen FSB nicht mehr. Eine weitere mögliche Erklärung wäre, dass AMD den Server-Herstellern die Möglichkeit geben möchte mehr als acht Prozessoren auf ein Mainboard zu bauen. Das allerdings ist eher unwahrscheinlich, da schon die bisherigen Lösungen die 8 möglichen Sockel kaum genutzt haben und sich meist auf 4 Sockel je Mainboard beschränkt haben. Zudem kommen die neuen Opterons bereits mit bis zu 12 Kernen auf einem Prozessor. Bei 8 Sockeln, die schon mit 3 HT-Links möglich sind, wären das bereits 96 Kerne in einem System. Außer für den HPC-Bereich dürfte die Nachfrage nach solch einem System weltweit eher gering sein.
Die dritte Möglichkeit, die derzeit spekuliert wird, wäre, dass AMD den vierten HT-Link für seine Torrenza-Initiative vorsieht. Torrenza ermöglicht, dass einem Opteron-Prozessor ein spezialisierter Co-Prozessor "angeflanscht" werden kann, auf den der Prozessor bestimmte Aufgaben deligieren kann. Das Konzept erinnert ein wenig an den neuen Supercomputer Roadrunner. Dieses System ist im Grunde ein Cluster aus Opteron-Prozessoren, wobei jedem Opteron-Kern ein IBM Cell als Co-Prozessor für mathematische Berechnungen zur Seite steht. Bei Roadrunner jedoch musste dies über die Umwege PCI-Express und Infiniband realisiert werden, was in Sachen Latenzen natürlich nicht optimal ist, während Torrenza dies auf direktem Wege ermöglichen soll.
Im Gegensatz zu den derzeit bei AMD üblichen Sockel AM2 und Sockel F wird der Sockel G34 nicht mehr quadratisch, sondern rechteckig ausgelegt. 1974 Pins sollen so Platz finden. Anfang 2010 soll es so weit sein, dann nicht nur mit Dual-Channel Memory-Controller wie derzeit bei den Opteron-Prozessoren, sondern mit Quad-Channel DDR3. Die Details dazu sind auch hier noch nicht publik, aber es ist davon auszugehen, dass einfach die Memory-Controller der beiden Opteron-Dies nach außen geführt werden. 2 mal Dual-Channel je Sockel entspricht einer Quad-Channel Anbindung. Bis zu DDR3-1600 soll so je Channel unterstützt werden, was in einer Speicherbandbreite je Sockel von 51.200 MB/s resuliert.
Diesen Artikel bookmarken oder senden an ...
