Als AMD 2003 zuerst mit dem Opteron, später mit dem Athlon 64 die neue K8-Architektur auf den Markt brachte, war der eigentliche CPU-Kern nicht wirklich eine absolute Neuentwicklung ausgehend von einem weißen Blatt Papier. Die Struktur der K8-Architektur ist seinem Vorgänger K7 mehr als nur ähnlich. Diese Meldung, die 2001 nach einem Interview mit AMD zuerst auf Planet 3DNow! zu lesen war, hat damals hohe Wellen geschlagen. Doch warum ist der Athlon 64 gegenüber dem Athlon oder Athlon XP trotzdem um so viel schneller, wenn sie sich so ähnlich sind?
Der größte Unterschied zwischen K7 und K8 liegt - neben der 64-Bit Fähigkeit - hauptsächlich in der Anbindung zur Außenwelt. Während die K7-Infrastruktur zuletzt chronisch an der mangelnden Bandbreite zwischen Chipsatz und CPU krankte, wollte AMD beim K8 Nägel mit Köpfen machen und eliminierte den klassischen Frontside-Bus gleich völlig (siehe Details). Stattdessen ist der Memory-Controller bei der K8-Plattform bekanntlich direkt in die CPU integriert worden. Eine Verbindung zwischen CPU und einem im Chipsatz sitzenden Memory-Controller gibt es in Ermangelung dessen nicht mehr. Vorteil: kein Flaschenhals in Form eines langsamen Frontside-Bus, deutlich kürzere Latenzen weil kürzere Wege. Da aber auch der K8 natürlich noch mit dem Chipsatz verbunden sein muss, um Daten zur Northbridge, zur Grafikkarte, zum IDE-Controller etc. schicken zu können, entwickelte AMD dafür einen völlig neuen Link, der heute unter HyperTransport-Protokoll bekannt ist. Einen ausführlichen Artikel dazu findet Ihr hier.
Intel dagegen ging den Weg des integrierten Memory-Controllers auch bei der Einführung seiner letzten CPU-Generation, dem Core 2 Duo, nicht. Aus Sicht von Intel bietet ein Memory-Controller auf dem Mainboard eine höhere Flexibilität. Ferner setzt Intel seit dem Pentium 4 auf einen Quadpumped-Frontsidebus, der einen deutlich höheren Durchsatz bietet, als der alte Double-Data-Rate-FSB des K7. Trotzdem ist es möglich, dass Intel mittelfristig dem AMD-Konzept folgt und ebenfalls auf einen integrierten Memory-Controller umschwenkt. Dies meldet zumindest The Inquirer in einem Artikel. Dabei geht es um eine Intel-CPU mit Codenamen Bloomfield.
Wenn Intel einen integrierten Memory-Controller verbauen will, der übrigens DDR3-Speicher kompatibel sein soll, dann muss Intel natürlich analog zu AMDs HyperTransport-Protokoll eine neue Anbindung zur Außenwelt erfinden. Ob dies über eine neue gerade in Entwicklung befindliche Common Serial Interconnect oder Common System Interface genannte Technologie geschehen wird, über eine andere, bisher nicht kommunizierte Lösung, oder gar über einen von AMD lizenzierten HyperTransport-Link (äußerst unwahrscheinlich) muss abgewartet werden.
Im Übrigen soll die neue Intel-CPU auch wieder ein Feature bekommen, das von der Pentium-4-Netburst-Architektur noch bestens bekannt ist: Simultaneous Multi-Threading (SMT) alias HyperThreading (nicht zu verwechseln mit dem oben genannten HyperTransport-Link) in optimierter Form. Der aktuelle Core 2 Duo muss darauf ja verzichten, was er gut verschmerzen kann, kann er doch genau wie der Athlon 64 X2 dank Dual-Core Bauweise auf echtes Symmetric Multi-Processing (SMP) zurückgreifen. Der Boomfield dagegen soll wohl eine Kombination aus SMP und SMT bekommen. Bisher natürlich noch alles Spekulation, aber die Gerüchteküche wie auch die Entwicklung der letzten Jahre zeigt deutlich wohin die Reise geht: massive Parallelisierung statt fortwährende Steigerung der Taktfrequenzen. Man darf gespannt sein...
Diesen Artikel bookmarken oder senden an ...
