Bereits im April 2008 haben wir über die geplanten AMD Server-Prozessoren mit 6 Kernen je Die berichtet. Codename: Istanbul. In Austin hat AMD nun ein erstes System mit Istanbul-Prozessoren gezeigt. Die CPUs steckten in einem Sockel F Mainboard mit 4 Sockeln, was in einem System mit 24 Kernen resultierte:
Das System beherrschte bereits HyperTransport 3, war also eine Fiorano-Plattform.
Der Istanbul basiert wie der aktuelle AMD Opteron "Shanghai" auf dem 45 nm K10 Kern. Er besitzt 6 MB Level 3 Cache und alle weiteren Features des Shanghai; nur eben mit 6 Kernen On-Die statt nur mit vier.
Der Istanbul kann auch als Drop-In Lösung für bestehende Sockel F Systeme verwendet werden. AMD betonte auf der Demo, dass jeder Istanbul in einem Sockel F System lauffähig ist, solange das Board Split-Power Planes besitzt und der Mainboard-Hersteller die CPU-Erkennung per BIOS-Update zur Verfügung stellt.
Interessant war eine direkte Gegenüberstellung zweier 4-Sockel Systeme, einmal mit Istanbuls, einmal mit Shanghais bestückt. In einem Streaming-Benchmark erreichte der Shanghai dabei ca. 25 GB/s Transferrate, während der Istanbul auf satte 42 GB/s kam. Das ist selbst bei idealer Skalierung eines CPU-Benchmarks mehr, als es rechnerisch sein dürfte. Für einen Bandbreiten-Test erst recht.
Die Ursache für den überproportional gestiegenen Durchsatz liegt offenbar an einem neuen Feature namens HT assist, was nichts anderes ist als ein Snoop-Filter bzw. Probe-Filter. Während aktuelle Shanghai-Systeme die Cache-Kohärenz zwischen den einzelnen CPUs durch Broadcast-Signale wahren müssen, was zu einem erheblichen Traffic auf den Sockel-zu-Sockel HyperTransport-Links führt, kann der Istanbul eine Art Cache-Index erstellen, der im L3-Cache der CPUs abgelegt wird. Damit genügt es im Idealfall in diesem Index zu checken, ob irgendwo in dieser CPU aktuelle Cache-Daten liegen, ehe ein Cache-Miss feststeht, während bisher aufgrund der exklusiven Cache-Verwaltung der AMD-Prozessoren noch jeder Kern "gesnoopt" werden musste. Nachteil: der Index im L3-Cache reduziert den für Daten und Instruktionen nutzbaren L3-Cache, daher plant AMD offenbar, dass der User bzw. der Administrator eines solchen Systems die Größe des Index im BIOS einstellen kann - je nach Einsatzgebiet des Servers.
Diesen Artikel bookmarken oder senden an ...
