Kurz vor dem International Electron Devices Meeting, das vom 10. bis 12. Dezember in Washington stattfindet, wurden sowohl von AMD/IBM, als auch von TSMC Beiträge zur Entwicklung von performanteren positiven Feldeffekttransistoren eingereicht.
Das Forschungsteam von AMD und IBM hat seine Arbeit unter dem Titel “(110) Channel, SiON Gate-Dielectric pMOS With Record High Ion=1 mA/µm Through Channel Stress and Source Drain Rext Engineering" veröffentlicht. Dabei soll das Verfahren zum Einsatz von Siliziumgermanium optimiert worden sein.
Die Forschungsergebnisse von TSMC wurden als "45 nm SOI CMOS Technology With 3× Hole Mobility Enhancement and Asymmetric Transistor for High-Performance CPU Applications" vorgestellt. Interessant ist daran, dass TSMC behauptet, dass man bei komplementären Metall-Oxid-Halbleitern (CMOS) und 45nm-Fertigung weiterhin einen Vorteil von SOI (Silicon on Isolator) gegenüber dem Bulk-Prozess sieht, obwohl dies von Intel-Forschern bislang angezweifelt wurde. Intel setzt in seinem 45n-Prozeß auf den Einsatz von Hafniumoxid als High-k-Dielektrikum.
Interessant ist hier der zeitliche Zusammenhang, nachdem es in der letzten Zeit einige Gerüchte um AMD und TSMC gegeben hatte.
Diesen Artikel bookmarken oder senden an ...
