ARM-Wochen auf Planet 3DNow! - nachdem wir zuerst über ARMs neue 64-Bit-Architektur berichteten, und danach über HPs Pläne für eine ARM Serverlinie informierten, kommt nun schon die dritte Meldung. Auf der bereits erwähnten ARM TechCon präsentierte ARM-Lizenznehmer AppliedMicro (APM) nun einen ersten Chip, der ARMs neuen, 64-bittigen ARMv8-Befehlssatz unterstützt. Zwar gab es noch kein echtes ARMv8-Silizium zu sehen, trotzdem war aber ein funktionstüchtiger Demonstrationsaufbau zu bewundern, auf dem ein bereits auf ARMv8 portiertes 64-Bit-Linux und UBoot liefen. Des Rätsels Lösung besteht darin, dass AppliedMicro mehrere Xilinx Virtex-6 FPGA Chips verwendeten, womit man beliebige Chip-Designs bei bescheidenen Taktfrequenzen simulieren lassen kann. Für erste Tests und Fehlersuche ist das völlig ausreichend, erspart es doch teure Fehlschläge mit einem echten, ersten Siliziumchip. Außerdem ging es ja erst einmal nur um eine Demonstration und eine generelle Lauffähigkeit des Konzepts.
Weiterer Vorteil der gezeigten Demo sind genauere Eckdaten der auf "X-Gene" getauften ARMv8-Architektur. Zielmarkt ist die zur Zeit "hippe" "Cloud". Hinter diesem wolkigen Begriff stecken beliebige Recher irgendwo im Internet, die die wirkliche Rechenzeit bzw. die Speicherkapazität liefern, während beim Endanwender nur eine Applikation läuft, die die Ergebnisse lediglich darstellt. Vor allem Google, Facebook und Amazon basieren auf diesem Cloud-Konzept, teilweise kann man auch Rechnerkapazität anmieten.
Erste Details gibt es auch zur Technik. So ist das Gesamtsystem auf 128 Kerne ausgelegt, zwei ARMv8-Kerne befinden sich in einem X-Gene-Modul. AppliedMicros zukünftiger ARMv8-Serverchip ist ein 4-faches Out-of-Order-Design, d.h. bis zu 4 Befehle werden parallel in beliebiger Reihenfolge ausgeführt. Dabei soll der Chip mit einer Taktfrequenz von 3,0 Ghz laufen. Die bei Serverprozessoren üblichen Ausfallsicherungen für hohe RAS-Werte (= Reliability, Availability und Serviceability) sind ebenso wie CPU- und I/O-Virtualisierung vorgesehen. Dabei streicht der Hersteller auch den bei ARM-Designs traditionell hohen Integrationsgrad heraus. Wie bisher schon, bleibt man dem SoC-Prinzip (System on a Chip, d.h. ein Rechner besteht aus (fast) nur einem Chip) treu, wobei APM die Abkürzung jetzt als "Server-on-a-Chip" verstanden haben will. Die hohe Integration spart nicht nur Platz, sondern senkt auch den Stromverbrauch, da Schnittstellen wegfallen. Das muss man sich ähnlich wie bei AMDs Llano-Chip vorstellen. Dort spart man durch die Integration des PCIe-Controllers direkt auf den Siliziumchip die früher übliche Hypertransport-Schnittstelle zwischen CPU und Chipsatz ein. Integriert man nun, wie im APM-Falle, mehr als einen Chip (z.B. noch den Netzwerkchip) summieren sich die Einsparungen entsprechend auf. Zusätzlich zu diesen Stromsparmaßnahmen will man auch ein dynamisches Energiemanagement unterstützen, z.B. soll die TDP flexibel einstellbar sein. Durch besonders knausriges Leerlaufverhalten soll ein SoC Modul im Standby nur 300 mW verbrauchen.
Sparen will man natürlich auch beim Geld. AppliedMicro verspricht die Kosten für Hardware, Strom und Komplexität um mehr als 50% zu verringern. Das ist sicher auf den Status quo bezogen. Inwieweit sich diese Behauptung nächstes Jahr halten lassen wird, wenn auch Intel und AMD neue Prozessorgenerationen in 28 oder gar 20 nm anbieten werden, bleibt abzuwarten. Den Integrationsvorsprung behält APM aber auf alle Fälle. Apropos Herstellungsverfahren, hergestellt wird APMs Chip bei TSMC in 40 und 28 nm. Erste Siliziumtestchips erwartet man laut Aussage von APM bereits in weniger als einem Jahr. In ihrer Produktzeitplanung sprechen sie grob nur vom zweiten Halbjahr 2012. Entgegen des ursprünglichen ARM-Zeitplans schafft es APM also 2 Jahre früher auf den Markt.
Diesen Artikel bookmarken oder senden an ...
