Das Gespenst "DRAM Command Rate"

Wir alle erinnern uns an die zuerst beim VIA KT266 angetroffene BIOS Option "DRAM Command Rate". Diese führte nicht selten bei der Aktivierung von "1T" zu Systeminstabilitäten und Abstürzen. Anfangs hielt man dies noch für einen erneuten VIA-Bug, doch mittlerweile kann die Command Rate auch auf P4-Plattformen mit SiS645 Chipsätzen angetroffen werden. <a href="http://www.hardtecs4u.com/?id=1020929837,44660,ht4u.php" TARGET="b">Hard Tecs 4U</a> hat Michael Schuette (Lost Circuits), seines Zeichen "Speicher-Guru" dazu befragt. Hier seine Antwort:
<ul><i>"The CMD Rate is the chipselect latency that can be 1T for unbuffered DIMMs but needs to be set to 2T for any registered DIMMs.

Basically it is the time the chipset needs to select the correct 8 chips to access the data and, therefore, the CMD Rate depends on the number of DIMMs and banks that are in the system, the more DIMMs with 2 banks), the higher the CMD rate."</i></ul>
Wie man sieht - die Behauptung, dass der Betrieb mit mehreren Modulen problembehaftet ist, kommt nicht von ungefähr. Die einzelnen Speicherchips der Module (auf den verschiedenen Bänken) können nicht mehr schnell genug angesprochen werden. Besitzer von Single-Sided DIMMs haben zumindest bessere Karten, was den Betrieb mit 1T angeht.

Speziell die A7N266 Besitzer sollte das ja interessieren, da sie im 3. slot NUR single-sided module betreiben können.

Dass es nicht auf die Bauform (chips auf einer oder 2 seiten) ankommt ist ja mittlerweile bekannt, aber wie erkenn ich sie dann?


MFG
Korben

Single-Sided Module erkennst du daran, dass die Speicher-IC's nur auf einer Platinenseite des Riegels sitzen. Deswegen SINGLE-sided

Gut das Singel-Side derzeit auf guten Rams Standard ist!

Normalerweise sollte man die Finger davon lassen.

Diese Option ist nicht irgendeine Latenzzeit um zw. Bänken oder Chips hin- und herzuschalten (gehört zwar auch da rein), sonder beeinflusst die Taktrate aller Commands des Speichers. Steht der Wert auf 1T kann pro Takt eine Commandosequenz ausgelöst werden, bei 2T nur alle 2 Takte, wobei dann alle Commands in der Sequenz mit 1T oder 2T ablaufen, was wiederrum zur Folge hat, dass alle internen Timings schneller bzw langsamer laufen müssen.

Das hat aber zur Folge, das nur Speicher, der sich 100% an die JESD79 hält, die besten chancen hat, mit 1T zurechtzukommen. Ausserdem ist die Anzahl des Gesammtspeichers auch relevant. Je mehr Chips installier sind, desto "langsamer" wird alles (1T auf 2T sollte reichen um das auszugleichen). Auch ob man Gepufferten oder ungepufferten (Registered/Unregistered) Speicher verwendet, spielt eine Rolle. Auch ob man A oder B Module verwendet ist wichtig (FSB Takt und CL2/2.5).

ich glaube ihr unterliegt hier einem Irrglauben! nicht bös gemeint, aber lest mal das:

"Nun mag man auf Anhieb hier glauben solche Module anhand ihrer Bauform unterscheiden zu können, nämlich dass einseitig mit Speicherchips bestückte Riegel Single Sided Module sind, beidseitig bestückte sogenannte Double Sider sind. Dem ist jedoch nicht so. Die optische Bauausführung hat nichts mit der internen Speicherarchitektur des Moduls zu tun. Ein einseitig bestücktes Modul kann sehr wohl über 2 Bänke verfügen."

quelle: http://www.hardtecs4u.com/reviews/2002/asus_a7n266-c/index8.php

MFG Korben

Dem schließe ich mich völlig an. Natürlich hat die optische Bauform mit der internen Speicherarchitektur nichts zu tun. Allerdings heißen einseitig bestückte Speicherriegel nunmal single-sided und doppelseitig bestückte double-sided.
Mit der internen Speicherarchitektur hat das allerdings nur bedingt etwas zu tun. Zum Beispiel kann ein single wie auch ein double-sided Modul 4 interne Bänke haben um auch 4-way Interleaving zu nutzen. Das geht nciht nur mit einem double-sided, wie viele glauben.
Aber single-sided bedeutet nunmal nichts anderes als das 8 Chips verbaut sind, welche sich nur auf einer Seite des Moduls befinden.

Generell sollten alle DDR Rammodule 4 Interne SDRAM-Bänke haben, egal ob nun die Chips auf einer Seite oder auf beiden Seiten hocken. Module mit <4 Internen SDRAM-Bänken sind mir jetzt nicht bekannt.

Aber normalerweise sollte es so aussehen, das je Seite des Modules eine physikalische Bank hockt. Bei Modulen mit nur einer physikalischen Bank können zw. 4 und 9 Chips auf nur einer Seite montiert sein, bei Modulen mit beidseitiger Bestücken können je Seite zw. 8 und 9 Chips hocken (2 physikalische Bänke). Allerdings stammen diese Zahlen aus dem Referenzdesign der Module. Nicht alle Hersteller halten sich unbedingt daran. Die Anzahl der Chips kann durchaus variieren ohne dabei die Spezifikation zu verletzen.

Das SingelSided und DoubleSided bezieht sich eigentlich wirklich nur auf die Bestückungsseiten der Module (Einseitg/Zweiseitig).