Carrizo - volles HSA, UVD6/VCE3.1/ACP2, HDMI 2.0 - und: SOC, aber immernoch DDR3?

Ist die die neue 28nm Fertigung denn so anders?
 
Ich kenne keine Quelle die diese Fertigungsprobleme bestätigt. Welche hast du dafür?

Ich denke die Verzögerung kommt wegen der Technologie-Konvergenz die AMD anstrebt. Die Verzögerung der GPU-20nm bei TSMC hat hier IMHO wesentlich mehr Einfluss wie man sieht an der Bestätigung für die HBM Speicher bei den kommenden AMD GPUs. AMD hat hier Abhängigkeiten bei den APUs, die Intel so noch nicht hat dank ihres eDRAMs und mangelnder GPU Leistung.

DDR4 ist bei Kaveri nicht möglich. Oder hast du auch dafür eine Quelle die mir nicht bekannt ist?
 
Nun kann man den nicht benutzten Kaveri GDDR5 Controller aktivieren und hat ein bewährtes Design, dem man einfach im Refresh zusätzlich GDDR5-RAM mit auflötet (also nicht stacked sondern im SOC-Stil)

Meinst du damit eher sowas wie ein System on Module (gibts da noch einen besseren Begriff?)?! Also auf der selben Trägerplatine und nicht als einzelnes DIE (das wäre dann ein SoC)?!

LG
 
Eigentlich eher wie bei ITX mit fest verlötetem RAM wie er bei GPUs verwendet wird neben dem Chip..eben auch Tablet SOCs.
 
Bezüglich c't: Zum Beispiel weil die gerne in einem eh schon viel zu kurzen Artikel über eine neue AMD-Generation ein Drittel des Platzes dafür verschwenden, sich über irgendwelche Verzögerungen auszukotzen, statt mal was zum Produkt zu schreiben. Ersteres interessiert den Leser nicht.

Und dann natürlich: Cinebench als das Maß aller Dinge, das ist doch schwachsinnig hoch zehn. In vielen Darstellungen gibt's nur einen einzigen Benchmark: nicht PCMark, sondern Cinebench 8-(

Meist wird auch kaum ein Vorteil genannt, ohne ihn gleich wieder zu relativieren. 3D-Center kann sowas auch gut. Und sei es nur mit Pauschalierungen ("aber AMD ist ja nur für die Billig-Klasse").
Das gibt es leider überall: http://www.tomshardware.de/amd-radeon-r9-285-tonga-gpu,testberichte-241633-14.html
Allein schon die drei Absätze ab "Auch auf die".
 
Und dann natürlich: Cinebench als das Maß aller Dinge, das ist doch schwachsinnig hoch zehn. In vielen Darstellungen gibt's nur einen einzigen Benchmark: nicht PCMark, sondern Cinebench 8-(

Ich habe gerade mal bei mir verglichen. Beim compilieren sind ein Intel(R) Core(TM) i5 CPU M 520 @ 2.40GHz und ein AMD Phenom(tm) II X3 720 Processor @ 2.80GHz gleich schnell.
Die brauchen beide knapp 9 Minuten für ein openwrt build (14.07) mit -j6 (ohne Tools bzw. SDK), IMHO ist das auch gut als Benchmark geeignet weil mit einem Compiler compiliert wird der während des builds neu gebaut wird, also wird nicht primär der Compiler vom OS vermessen.
 
Zuletzt bearbeitet:
Nett, ist aber auch ein synthetischer Benchmark. Noch interessanter finde ich den 2. Artikel: Carrizo APU might come to desktop (in BGA) thanks to OEMs, Kaveri Refresh coming soon

Das könnte so passen. Wenn die Hersteller sowieso eine FP4 BGA-Plattform entwickeln, warum nicht gleich den 35 W-Carrizo mitverkaufen?

Sicher kein Ersatz für eine 65 W-APU, aber schneller als Carrizo-L (der wieder schneller ist als Kabini) ist er ja bestimmt. Als HTPC für mich und Office-Kiste für andere würde ich den kaufen.

noch ein Zitat, weshalb die 65 W-Version gestrichen worden sein könnte: "Carrizo will apparently be using a modified 28nm SHP process that results in low power consumption but also is unfeasible for the higher performance desktop applications."
 
Das beschreibt einen SHP Prozess ja wohl kaum. Super High Performance? Nach einer solche Modifikation kann man das S und das H streichen und nennt das ganze LP oder ULP....WCCF ist IMHO sowieso recht unzuverlässig mit den Gerüchten und Treffern bei ihren Artikeln. Ich glaube kaum dass da keine höheren TDPs kommen wenn es einen mit 35W gibt und der mit BGA ausgerüstet wird. Wäre ja Unsinn nur für solch eine APU eine Maske zu machen und nicht höhere Takte bis 65W-80W anzubieten die selbst bei miesem Prozess noch 30-40% mehr Performance anbieten können in diesen TDP Klassen. Und bis zu 100% mehr bei gutem Prozess.
 
WCCF ist IMHO sowieso recht unzuverlässig mit den Gerüchten und Treffern bei ihren Artikeln.

Da gebe ich dir recht, teilweise sind die Artikel sogar haarsträubend und ich habe mich schon öfter gefragt, warum WCCF bei Google oben steht (die Antwort ist wohl leider, dass viele Leute genau das anklicken.)

Die Frage mit der höheren TDP steht ja im Zusammenhang mit Kaveri: Kann es sein, dass eine Prozess-Optimierung die Leistungsaufnahme senkt, aber in höheren TDP-Regionen mehr Leistung frisst, als Excavator gebracht hat? Wenn das so sein sollte (your comments, please!) wäre der Schritt verständlich. Oder WCCF faselt und die 65 W-Version kommt einfach später.
 
Ist RCM eigentlich noch implementiert?
 
@alf
wenn jemand CPUz Bilder machen kann dann Bitte hier veröffentlichen.
Bisher wurde FMA3 & FMA4 immer auf die GPU ausgelagert, seit Prime 28.5 scheint FMA3 auf der CPU zu laufen...
Welcher GPU darf meine CPU FMA4 abnehmen?
 
Die Frage mit der höheren TDP steht ja im Zusammenhang mit Kaveri: Kann es sein, dass eine Prozess-Optimierung die Leistungsaufnahme senkt, aber in höheren TDP-Regionen mehr Leistung frisst, als Excavator gebracht hat?


Zumindest der umgekehrte Fall wurde mal (ich glaube) von Intel beschrieben (Quelle habe ich leider nicht bei der Hand) und zwar das es erhebliches Knowhow bedarf, dass man ein CPU Design auf die Beine stellt, dass gleichermaßen bei niedrigen als auch hohen Frequenzen effizient agiert. Das Intel das in sämtlichen jüngeren CPU Designs sehr gut hingebracht hat und diese CPUs dann von <20W bis >100W (bzw. in einem breiten Taktfrequenzbereich) effizient arbeiten, hat wahrscheinlich schon jeder festgestellt.
AMD schafft das im Moment nicht im selben Maße, insofern klingt für mich die Option, sich auf nur einen TDP Bereich zu konzentrieren, als plausibel und nachvollziehbar. Was nicht heißt, dass ich das für die beste Variante halte.

LG
 
Ich weiß nicht, ob das auch für Carrizo gilt, aber hier steht, dass man ca. 30 % mehr SingleThread Leistung bringen will:
http://www.heise.de/newsticker/meldung/Geruechte-um-AMD-Zen-Prozessor-2529981.html

Das Gerücht gibt es schon lange bezieht sich aber meines Wissens nach auf die LowPower-APUs, bei denen die Effizienz u.a. durch Halbierung des L2 etwas Taktspielraum gegeben hat. Mit einem agressieveren Turbo wäre das in manchen Fällen wohl drinnen. 30% mehr IPC sind das ganz bestimmt nicht.
 
Dann nehm ich mal an, dass sie das auf die realen Turbotaktraten von Kaveri beziehen, die bei ca. 2,5 GHz @ 19 W liegen. Da wäre man mit +30% bei ca. 3,3 GHz, bzw. dem, was laut Datenblatt bei Kaveri anliegen sollte. Wenn sie das schaffen, bin ich echt aus dem Häuschen.
 
Ich weiß nicht, ob das auch für Carrizo gilt, aber hier steht, dass man ca. 30 % mehr SingleThread Leistung bringen will:
http://www.heise.de/newsticker/meldung/Geruechte-um-AMD-Zen-Prozessor-2529981.html
Das gibt Heise nicht korrekt wieder. AMD hat auf einer Carrizo Folie von 30% mehr CPU Performance bei 15W gesprochen. 2M/4T Kaveris gibt es nicht mit 15W, lediglich mit 19W (A10-7350B). Der Basistakt liegt dort bei 2,1 GHz. Ein 15W Kaveri (mittels cTDP) dürfte auf weniger als 2 GHz kommen. 30% mehr Performance wäre also nicht so schwierig, wenn man den Basistakt bei 15W wieder auf über 2 GHz bekommt und zB noch 10-15% an IPC zulegt. Bessere Ausnutzung der Turbotaktraten kann ebenso einiges bringen. Wie auch immer, bei höheren TDPs würde ich eher mit weniger Leistungszuwachs rechnen.
 
Irgendwie alles PillePalle, wenn man DAS hier sieht.

Tja wenn alles PillePalle ist,
dann viel Erfolg mit deinem Neuen unter X86 *rofl*
---------------------------------------------------------

Die 30% sollen sich doch auf die 25/15w Apu´s beziehen


Jetzt brauchts bald nur noch DDR4 mit guten: Timings und Takt
 
Zuletzt bearbeitet:
Es gibt einen interessanten Eintrag bei Linked in von Pritpal Ahuja. Gestoßen bin ich darauf über Semiaccurate:

LinkedIn-Profil Pritpal Ahuja schrieb:
Berufserfahrung
AMD
Logic Designer
AMD
1995 – Heute (20 Jahre)
- Senior Engineer: Lead Floating-Point Unit at Bulldozer microprocessors. I have
developed high-level-design concepts for the SIMD FPU architecture, detailed logic constructions,
controlling the pipelines, defining critical custom data-path macros, and supervising
placements/layouts. I have performed RTL coding for the latest Bulldozer series.I performed the timing closure tasks and revised the design to meet the performance/power commitments. I was a focal-point for tool issues and was always constant communicating with the EDA team.
- Custom Register Files: I accomplished successful designs and deliveries of the Register File
macros for 40nm and 22nm microprocessors with different generations of AMD's 22nm, 32nm, and 45nm SOI Technologies. Currently, I am responsible for the RF-macros at Memory Controller and Instruction Fetch Unit for Bulldozer with AMD 14nm FIN-FET Technology, including multiple Read/Write ports with Content-Addressable-Memory, and Parity generation. I have performed the VHDL set-up, custom circuit designs, the timing critical-path analysis, and the supervision of the layouts.
- Custom Circuit Macros: A 2-cycle data path at Data-Cache with Set-Predict function in Load Store
Unit has been analyzed and constructed. The path was one of most critical timing path of the
Bulldozer. Address generation with fast adder circuits are implemented with Set-Predict Register
File to deliver the data to Data-Cache.

Bulldozer in 14XM? Das klingt doch mal interessant.
Da da currently steht, scheint das Ding noch im Designprozess zu sein (wohingegen der Eintrag mit den 22nm wohl auf gecancelte Projekte hindeutet). D.h. Bulldozer wäre mit Excavator doch noch nicht am Ende.

Ich dachte ich schreib das mal hier rein, weil es ja die Überlegungen zu Carrizo als vermeintlich letztem Excavator-Design auch irgendwie betrifft.
 
Zuletzt bearbeitet:
Interessant auch, dass 22nm in einer Reihe mit 32nm und 45nm als SOI Technologie aufgelistet wird, wobei die 28nm bulk übersprungen werden.
Wie schon im GF Thread geschrieben, erwartet SoiTec in der zweiten Jahreshälfte Volumina von Foundry-Kunden.
Trotzdem ist der Konkretisierungsgrad m.E. nicht weit oberhalb von Kaffesatz. Aber immerhin.
MfG
 
Ich vermute die 22nm sind ein Tippfehler und sollen 28nm heissen. TSMC und GF haben keinen 22nm Prozess.
 
Dann hat er sich immerhin zweimal vertippt.
Aber es bleibt auch so unschlüssig, wenn er zunächst die Register File Macros aus 40nm und 22nm in die Generationen von 22nm, 32nm und 45nm einordnet. Da hätte er wohl die 40nm in die 45nm einzuordnen. Also recht ungenau formuliert, wenn man es gutmütig interpretiert.
Es bleibt nicht viel mehr als Kaffeesatz.
MfG
 
Zurück
Oben Unten