AMD beginnt mit 90 nm Fertigung in Dresden

Laut Thomas Sonderman, Director of Manufacturing Technology bei AMD in Dresden, hat AMD mit der Fertigung von 90 nm Wafern in der Fab30 begonnen. Das berichtet <a href="http://www.eetimes.com/semi/news/showArticle.jhtml?articleID=18902089">eetimes</a> in einer Meldung vom gestrigen Montag. Die Auslieferung der ersten 90-nm-Prozessoren für den Verkauf ist auf das dritte Quartal 2004 anberaumt.

Die 90-nm AMD64 Produktion in der Fab 30 sei im "active pilot mode" und Prototypen liefen bereits in den Systemen, sagte Sonderman gegenüber eetimes. Ferner gab Sonderman an, dass <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1055438287">Strained Silicon</A> auch bei AMD künftig Verwendung finden wird. Strained-Silicon-Transistoren können die Transistorleistung erhöhen, da bei ihnen Siliziumatome zur Verbesserung der Carrier-Mobilität in eine bestimmte Richtung gezwungen werden (strained) und dies einen verbesserten elektrischen Stromfluss bewirken soll. Neu bei AMD ist, dass Strained Silicon mit der <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=995280136">SOI (Silicon on Insulator)</a> Technologie <a href="http://www.picogiga.fr/en/pdf/Soitec_Siltronic_Germany.pdf" TARGET="b">verknüpft</A> werden soll.

Mit der Verwendung von 90 nm Strukturen, die bei Intel seit dem <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1075707196">Prescott Prozessor</a> bereits Verwendung findet, wollen die CPU-Hersteller drei Fliegen mit einer Klappe schlagen. Zum einen werden die CPU-Kerne kleiner. Aus einem Wafer kann man also wesentlich mehr Kerne schneiden, was die Produktionskosten je CPU senkt. Zum Zweiten erlauben kleinere Strukturen die Unterbringung von zusätzlichen Transistoren ohne die Die-Fläche auf unwirtschaftliche Größen wachsen zu lassen. So könnte damit zum Beispiel der Cache vergrößert oder zusätzliche Funktionseinheiten integriert werden - theoretisch bis hin zu einem <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1080770840">Dual-Core Prozessor</a>, mit dem wir in diesem Jahr zwar nur unsere Aprilscherze getrieben haben, der mit der K8-Architektur aber ohne weiteres möglich wäre. Als dritter Pluspunkt für die Migration zu 90 nm steht theoretisch der niedrigere Stromverbrauch auf der Liste, wobei man hier mit einer Pauschalisierung vorsichtig sein muss, wie Intel derzeit am eigenen Leib zu spüren bekommt (wir <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1058963245">berichteten</a>). AMD versucht hier die Leckstrom-Problematik mit SOI in den Griff zu bekommen. Ob das funktioniert, werden wir spätestens im Herbst sehen.

Was die 90 nm Prozessoren betrifft: zwar gibt es noch keine endgültigen Entscheidungen dafür, jedoch sieht es momentan so aus, als würde die 90 nm Technologie nur bei den AMD64 Prozessoren von AMD eingesetzt werden. Die alte Athlon XP Sockel A Reihe, deren Kerne ebenfalls in Dresden produziert werden, wird wohl nicht mehr auf 90 nm umgestellt. Hier plant AMD <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1078397157">wie berichtet</a> mit einer anderen Strategie (AMD64-CPUs mit deaktiviertem 64-Bit Modus)...
THX rkinet für den Hinweis

Hi,

ich hoffe das die "kleinen" Großen nicht so hitzig werden..

Greetz
neax

Original geschrieben von neax
Hi,

ich hoffe das die "kleinen" Großen nicht so hitzig werden..

Greetz
neax

Zum Vergrößern anklicken....

Hitzig ist extrem unwahrscheinlich.


Auch Intels 90 nm ist nicht hitzig, trotz der deutlich angestiegenen Leckströme. Intel verbaut aber viel mehr Transistoren bei den 90nm CPUs, sodaß in Summe ein Wärmeproblem entsteht.
Außerdem senkt Intel (aktuell) nicht die Vcc ab (s.u.).


Nachdem AMD am A64 Design nicht wesentliches ändern will (nur SSE3 steht auf dem Plan), kanns nur bergab mit der Leistungsaufnahme gehen.
Es gibt auch glaubhafte Informationen, daß AMD bei 90nm kräftig die Vcc absenkt (* etwa 1,3 V, statt 1,5 V) wie es auch IBM beim neuen PowerPC durchführt.
Daher kann nur eine deutlich niedrigere Leistungsaufnahme die Folge sein, etwa in Höhe der Opterone -HE, d.h. ca. 50-60 W TDP max.

Das mit den 64 Bit deaktivieren find ich net so toll, ist meiner Meinung nach Kundenverarsche.
Nach dem Motto habe 64Bit und kann sie trotzdem nicht benutzen...
Ich halte nichts von solchen Geschäftspraktiken.

Weiß man schon, wann AMD Strained Silicon einsetzen will? Ich hoff ja immernoch, dass dies bereits bei der Umstellung auf 90nm geschiet, dann hat man später nämlich nicht nochmal Probleme mit einer Umstellung.

@ rkinet
1,3V finde ich nicht besonders gut, da wäre ich ehrlich gesagt enttäuscht, wenn AMD da nicht auf 1,2V gehen kann. Die Transistoren von Intel waren zwar schon immer besser, aber dank nun längerer Erfahrung mit SOI, sollte es nun doch schon möglich sein.

@ Nosyboy
Finde dein Argument ehrlich gesagt bissal seltsam. Dann kannst dich ja bei jedem beschweren. Beim Celeron gibts auch kein HT und ebenfalls weniger Cache
Bei Software isses meistens auch nicht anders. Es wären im Endeffekt alle Funktionen vorhanden, nur musst du sie halt mit einer Lizenz freischalten. Diese bekommst du aber auch nur gegen Geld

Original geschrieben von Nosyboy
Das mit den 64 Bit deaktivieren find ich net so toll, ist meiner Meinung nach Kundenverarsche.
Nach dem Motto habe 64Bit und kann sie trotzdem nicht benutzen...
Ich halte nichts von solchen Geschäftspraktiken.

Zum Vergrößern anklicken....

naja, vielleicht heißen die dann Athlon XP oder Duron?

mfg sfnr1

Original geschrieben von Registered
Weiß man schon, wann AMD Strained Silicon einsetzen will? Ich hoff ja immernoch, dass dies bereits bei der Umstellung auf 90nm geschiet, dann hat man später nämlich nicht nochmal Probleme mit einer Umstellung.

@ rkinet
1,3V finde ich nicht besonders gut, da wäre ich ehrlich gesagt enttäuscht, wenn AMD da nicht auf 1,2V gehen kann. Die Transistoren von Intel waren zwar schon immer besser, aber dank nun längerer Erfahrung mit SOI, sollte es nun doch schon möglich sein.

Zum Vergrößern anklicken....

a) Strained Silicium
AMD hat ja die 'Blaupausen' von IBM und die Sache ist im Prinzip unkritisch.
Im Prinzip sollten aber doch knapp 3 GHz im aktuellen SOI-Prozess machbar sein, dies würde AMD locker länger ausreichen.

Tippe mal, daß AMD 'SOITECS SMART-CUT' gleichzeitig verwenden will. Dabei wird nicht einer der Wafer 'sinnlos' verbraten, in Summe geht nur der benötigte DIE-Wafer in den Core ein. Daher etwa wohl Sommer 2005.
Nur, es ist unwahrscheinlich, daß AMD in DD noch den Prozess eigenständig entwickelt, es wird bestimmt eine marktreife IBM-Technologie dafür verwendet.
http://www.picogiga.fr/en/pdf/Soitec_Siltronic_Germany.pdf


b) Die 1,3 V wären ja nur die max. Betriebsspannung bei vollem Takt, mit Cool'n quite wäre der Chip wohl bei 1 GHz dann wohl unter 1 V.

Ich verstehs insofern nicht, weil sie wenn sie den Teil physikalisch weglassen würden, (ähnlich Newcastle) sie weniger Verlust machen würden...
Anders gesagt : Sie machen nur Verlust wenn sie "nur" was deaktivieren, da sie das gleiche Teil billiger verkaufen müsssen als sie könnten...

die 64-bit erweiterung lässt sich bestimmt schwieriger weglassen, als nur die hälfte eines speichers wegzulassen...

also, dann soll man dem Kunden doch die 64Bit geben, wo ist der Sinn Ihn auf 32Bit zu "beschneiden"?
Da kann ich auch nen Barton kaufen...
Ausserdem würde dies die 64Bit Verbreitung und deren SW Entwicklung sicher nur noch mehr fördern.
Ich denke damit beschneidet sich AMD eher selbst...

Das ganze wird aber doch Athlon XP heißen? Also insofern....

Original geschrieben von Nosyboy
Das mit den 64 Bit deaktivieren find ich net so toll, ist meiner Meinung nach Kundenverarsche.
Nach dem Motto habe 64Bit und kann sie trotzdem nicht benutzen...
Ich halte nichts von solchen Geschäftspraktiken.

Zum Vergrößern anklicken....

Glaubst du etwa, dass AMD diese CPUs als AMD64er vermarkten will? Wohl eher kaum

Diese 'Beschneidung' wird vorgenommen, um möglichst viele CPU-Kerne als tauglich einstufen zu können...

Diese hübsche 'Legende' aus Intels Infoabteilung ist eben falsch.

Die A64 sind durchgängig 64 Bit-CPUs mit einer perfekten Hardware-Emulation von IA32 unter Verwendung der 64 Bit Hardware. Daher läßt sich nichts abklemmen.

AMD müßte einen eigenen So. 754 IA32-Kern entwickeln und testen. Viel zu aufwendig und zu teuer.
64 Bit 'verschwendet' wohl gut 3-7% Corefläche, kein wesentlicher Kostenfaktor für AMD.

Auch soll für den So. 754 der dann alte 130nm Kern 'CG' im Prinzip weiterverwendet werden. AMD spart so auch Kosten für die Umrüstung auf 90nm ein, nur der neue A64 benötigen hier modifizierte Anlagen.
In Diskussion ist nur eine Abspeckung beim Paris = Athlon XP / So. 754 auf echte 256k.
Im Preissegment 75-100$ käme AMD hier auf seine Kosten.

Und etwa Mitte 2005-2006 soll 32 Bit eh auslaufen.


32 Bit macht für normale Bürorechner eh mehr Sinn, besonders falls Microsoft für 64 Bit Aufpreis verlangt (nur Win64 XP prof. ?). Und Cooln quite sowie das NX-Feature haben die So. 754 Athlon XP immer noch.

Original geschrieben von rkinet
Die A64 sind durchgängig 64 Bit-CPUs mit einer perfekten Hardware-Emulation von IA32 unter Verwendung der 64 Bit Hardware. Daher läßt sich nichts abklemmen.

Zum Vergrößern anklicken....

Ich verstehe nicht so ganz worauf du hinaus willst... im Gegensatz zum Itanium führt der A64 Befehle im 32-Bit-Modus nativ aus, das heißt: Da wird nix emuliert. Emulieren heißt ja nix anderes als Ausführen eines fremden Befehlssatzes mit Hilfe eines anderen.

Original geschrieben von Nosyboy
also, dann soll man dem Kunden doch die 64Bit geben, wo ist der Sinn Ihn auf 32Bit zu "beschneiden"?
Da kann ich auch nen Barton kaufen...
Ausserdem würde dies die 64Bit Verbreitung und deren SW Entwicklung sicher nur noch mehr fördern.
Ich denke damit beschneidet sich AMD eher selbst..

Zum Vergrößern anklicken....

Der Sinn liegt, wie schon angedeutet, in der möglichen Kuppelproduktion. Welcher Athlon XP wäre dir lieber: (frei heraus) ein S754 Athlon XP 3400+ für 80 oder für 95 Euro? (Funktionalität, Benchmarks, Speicheranbindung - alles gleich)

Das 'Produktionsgeheimnis': Der für 80 Euro entstand nachfragebedingt aus einem 512kB L2 K8, der für 95 Euro ist ein extra entwickelter Kern, wo statt 64bit-Einheiten nur 32bit-Einheiten verbaut worden sind. Da dieser erst in der Anlaufphase ist, regelt AMD das über den Preis (die CPU hat ja auch gerade erst viel Entwicklungskosten verursacht). Zur Erinnerung: Der Barton stieg von oben (preis- und leistungsmäßig) in den AXP-Kreis herein.

Es ist für die großen CPU-Hersteller (genauso, wie bei ATI & nVidia auch) günstiger, wenige, mehrfach verwendbare Cores zu entwickeln, statt für jedes CPU-Modell einen einzelnen. Das kostet nämlich jedesmal: Entwicklung, Verifizierung, Testläufe, Masken (ein Set bei 90nm kostet etwa 1-2 Millionen Dollar) - und wenn ein kleiner Teil (z.B. Cache oder ein HT-Link) nicht funktioniert, müsste der ganze Die weggeworfen werden. Die Entwicklung neuer CPUs mit mehr Cache ist aber weniger aufwendig als Änderungen am Kern selbst.

Auch kann man so schneller auf den Markt reagieren, ohne erst die fehlenden Masken herstellen und monatelang auf die gestiegene Produktion warten zu müssen, wenn die Preise schon sinken. Andererseits könnte man Mangel- oder Überproduktion durch Preise ausgleichen, was sich aber entweder ungünstig auf den Gewinn oder Absatz auswirkt.

Was macht man stattdessen:
Intel baut einen Die (Northwood) für P4C, Xeon und P4 Celeron, einen Die (Prescott) für P4E und den darauf basierenden Celeron, sowie kleinere Serien für Xeon MP/P4EE, I2 etc.

AMD baut beim K7 einen Die mit 256kB L2 (Applebred) und einen mit 512kB L2 (Thorton). Daraus entstehen Durons (1.4, 1.6, 1.8 GHz), Thoroughbreds und Bartons.
Beim K8 baute AMD in 130nm erst nur den Die mit 1MB L2, 3xHT und 2xMem, um daraus A64, AFX und Opterons mit 1-3 HT-Links herzustellen. Nun haben sie auch einen 512kB L2 Die (somit erst 2 verschiedene für 130nm 64bit-CPUs!), um damit S754 und später S939-A64 herzustellen.

Vorher hatte man auch 1MB Die's für die 512kB L2 Versionen verwendet, was nun aber aufgrund des weiterhin steigenden Absatzes keinen Sinn mehr hat, da man mit den kleineren Dies etwa 34% mehr pro Wafer erhält - ohne einen Wafer mehr starten zu müssen (was man aber trotzem macht ).

Original geschrieben von Seemann
Ich verstehe nicht so ganz worauf du hinaus willst... im Gegensatz zum Itanium führt der A64 Befehle im 32-Bit-Modus nativ aus, das heißt: Da wird nix emuliert. Emulieren heißt ja nix anderes als Ausführen eines fremden Befehlssatzes mit Hilfe eines anderen.

Zum Vergrößern anklicken....

Es werden aber bei AMD seit K5 x86-Befehle in interne ROPS/Micro-Ops/Macro-Ops übersetzt. Der RISC86-Befehlssatz kann sogar hier nachgelesen werden.