[Hypertransport] Teiler oder Multiplikator?

Hi

Der Hypertransport ist doch an die Cross-bar gebunden.
Die Cross-bar ist in der CPU und läuft mit CPU Takt.
Also braucht es einen Teiler um die CPU Frequenz bei Sockel939
auf die Hypertransport Frequenz von 1000MHZ "abzusenken", oder?.
Ist doch so wie beim Speichertakt, dort ist auch der Teiler
dafür verantwortlich.

Oder wird die HT-Taktfrequenz im Chipsatz "erzeugt" wo
der Generator für den Referenztakz sitzt?.

Schwere Frage?

Im K8 Kern selber ist ein Taktgeber.

Der Referenztakt für K8 Plattformen ist 200 MHz. Der CPU Kern nimmt sich die entsprechenden Multiplikatoren, wie auch der Hypertransport (-> HTr Multiplikator )sich seinen eigenen Takt daraus (aus den 200 MHz) generiert.

Auch der Speicherkontrollerbereich hat als Taktreferenz 200 MHz, dort wird je nach Speicher in einem komplexen Teiler-Verhältnis die entsprechende Taktfrequenz für den Speicher generiert.

Anders gesagt, man kann aus dem CPU-Kerntakt nicht (unbedingt) mehr auf die anderen Taktbereiche schliessen.
Nachtrag: mtb][sledgehammer hat mit dem Speichertakt Recht. Sorry.

MFG Bokill

Original geschrieben von Bokill
Auch der Speicherkontrollerbereich hat als Taktreferenz 200 MHz, dort wird je nach Speicher in einem komplexen Teiler-Verhältnis die entsprechende Taktfrequenz für den Speicher generiert.

Zum Vergrößern anklicken....

Nein, der Speichertakt wird mit einem natürlichen Teiler aus dem Kerntakt abgeleitet, daher werden auch DDR333 Module nicht unbedingt mit 166 MHz betrieben, sondern je nach Prozessortakt zwischen 150 MHz oder 166 MHz

Hi

wird der PCIe, Sata Takt auch über den Refernstakt und entsprechenden
Teiler(Multiplikator) abgeleitet?
Und wie funktioniert technisch eigentlich ein "PCI fix"

Bei Amd gibt es ein PDF zum downloaden über den "Clock Generator"
demnach muss dieser 200MHZ(CPU), 100MHZ(CPU test) und 66(AGP), 133(PCI-X) und 33(PCI) MHZ bereitstellen.

schwere Fragen?