AMD setzt Strained Silicon ein - schon bei 130nm
- Ersteller Dresdenboy
- Erstellt am
Dresdenboy
Redaktion
☆☆☆☆☆☆
Mehrere Artikel tauchten kürzlich im Netz auf, welche besagen, daß AMD ebenfalls Strained Silicon einsetzt, um die Leistungsaufnahme zu senken oder die maximal erreichbaren Taktfrequenzen unter den TDP Vorgaben der Prozessor-Modellreihen (wie z.B. die "berühmten" 89W) weiter anheben zu können. Mit Strained Silicon wären sogar CPUs mit mehr als 2.6 GHz bei 130nm möglich (z.B. FX-57). Allerdings werden in dem Falle Wirtschaftlichkeitsfaktoren eher für 90nm sprechen.
(Quelle, das Original wurde da zitiert, weil es eine Registration erfordert)
Ebenfalls Informationen und Bestätigungen bzgl. des 90nm-Prozesses:
Noch ein weiterer Artikel dazu: AMD sneaks strained silicon into chips
(Quelle, das Original wurde da zitiert, weil es eine Registration erfordert)
Ebenfalls Informationen und Bestätigungen bzgl. des 90nm-Prozesses:
- Die Dies von Winchester/Oakville sind 84mm² groß.
- Die Yields des 90nm-Prozesses sind mittlerweile "very high", was nicht mehr weit von "mature" entfernt ist.
Noch ein weiterer Artikel dazu: AMD sneaks strained silicon into chips
Gute Info 
Habs gleich eingearbeitet. Dies zeigt wie ungeheuer flexibel die Fertigung bei AMD ist.
Hatte ich ja auch schon in dem Posting Strategische Überlegungen64Bit ... angedeutet.
Dort ist im unteren Teil ein Interview (THX rkinet) der EETimes.de optisch gefälliger von mir bearbeitet worden. Dort sprach der leitende AMD Wissenschaftler und Chefingenieur Bill Siegle über die Strategie/Methodik der AMD-Fertigung.
So gesehen, könnte die FAB 30 da noch recht lange laufen für 0,13µm Fertigungstechnik. AMD bastelt ja nicht nur K7 und K8 zusammen sondern pappt auch noch viele andere Designs zusammen.
Das lässt hoffen !
MFG Bokill
Habs gleich eingearbeitet. Dies zeigt wie ungeheuer flexibel die Fertigung bei AMD ist.
Hatte ich ja auch schon in dem Posting Strategische Überlegungen64Bit ... angedeutet.
Dort ist im unteren Teil ein Interview (THX rkinet) der EETimes.de optisch gefälliger von mir bearbeitet worden. Dort sprach der leitende AMD Wissenschaftler und Chefingenieur Bill Siegle über die Strategie/Methodik der AMD-Fertigung.
So gesehen, könnte die FAB 30 da noch recht lange laufen für 0,13µm Fertigungstechnik. AMD bastelt ja nicht nur K7 und K8 zusammen sondern pappt auch noch viele andere Designs zusammen.
Das lässt hoffen
!MFG Bokill
http://www.siliconinvestor.com/stocktalk/msg.gsp?msgid=20429382
Wobei ja immer noch nicht klar ist, wass denn überhaupt der K9 ist
BIO Thomas Sonderman
Director of Automated Precision Manufacturing (APM) Technology
http://www.amd.com/us-en/Corporate/AboutAMD/0,,51_52_9999_11528,00.html
Ein eigenständiger Fertigungstechnik-Thread ist unter dem Titel Fertigungstechnologie; Doch nicht das Ende der Si Basistechnologie? zu finden.
MFG Bokill
Erst mit dem vollen Umstellen der Produktion auf FAB 36 erwarte ich den K9, nicht früher. Bislang war die Masseneinführung einer gänzlich neuen Familie, auch immer verbunden mit einer grossen Umstellung auf eine neue Fertigungsstätte.
Wobei ja immer noch nicht klar ist, wass denn überhaupt der K9 ist
BIO Thomas Sonderman
Director of Automated Precision Manufacturing (APM) Technology
http://www.amd.com/us-en/Corporate/AboutAMD/0,,51_52_9999_11528,00.html
Ein eigenständiger Fertigungstechnik-Thread ist unter dem Titel Fertigungstechnologie; Doch nicht das Ende der Si Basistechnologie? zu finden.
MFG Bokill
rkinet
Grand Admiral Special
W a h n s i n n !!!
Es ist nicht zu glauben !!
Läßt schon in den Börsen-News = 100% sicher.
noch was: http://www.xbitlabs.com/news/other/display/20040820005219.html
Es ist NICHT der original Strained SOI Prozess, mit dem IBM gerade noch hängt. AMD hat selbst (bzw. zusammen mit IBM in Fishkill/n.Y.) wohl die Technik entwickelt.
Könnte meiner Meinung auch jetzt sein, daß IBM beim G5 bald zur AMD-Technik wechselt.
Umsatzziel von AMD = 10% in Q4'04, statt heute 3% verständlich.
Auch als strained SOI in 130nm und Opteron x52 mit 2,6 Ghz und vielleicht nur 75 Watt ?!
AMD kann jetzt durchstarten ... Preisrunde 23. September und 4000+ sind jetzt 'locker vom Hocker' machbar.
Ok, es nicht offiziell bestätigt, aber AMD outet sich halb im neuen Datenblett:
Quelle: http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/30430.pdf
Schaut euch die vorletze Seite an, den Sempron mobil.
Die Daten sind bzgl. 'Watt' unter den 35 Watt A64 mobil,
nur die Spannung ist leicht höher.
Hatte fast schon auf 90nm/130nm Hybrid getippt, nur 'strained silicon' ist realistischer.
Jetzt ist auch der Dual-Core für Mitte/Ende 2005 technisch gesichert, den im Sempron mobil zeigt schon genug Einsparung selbst bei 130nm, sodaß AMD eigentlich locker 2* 3 GHz und DRAM Controller bei unter 90 Watt packen sollte als Endstufe für Fab30 / Opteron.
AMD hat somit die Führung, zusammen mit IBM und u.U. Motorola (Dual-Core G4 fü Notebooks als heißes Gerücht) übernommen.
Nur, die haben mal wieder eine 'getürkte' roadmap
Allerdings gibt es auch Nachteiel zu berichten:
Daß AMD letzlich durch 90nm kaum mehr an Takt gewinnt (aber wohl Watt verliert) zeigt daß das Streben nach GHz sich wohl stark seinem Ende nähert. Auch bei 65nm (und auch strained SOI) wird keine GHz-Sprünge mehr geben, aber Platz für zusätzliche Cores oder noch ausgefeiltere interne Designs. Vielleicht legt eine x64 CPU ja noch zu, wenn man intern noch ein Paar 'RISC-Schaltungen' zusätzlich einbaut - mal ganz laienhaft formuliert.
Es ist nicht zu glauben !!
Läßt schon in den Börsen-News = 100% sicher.
noch was: http://www.xbitlabs.com/news/other/display/20040820005219.html
Es ist NICHT der original Strained SOI Prozess, mit dem IBM gerade noch hängt. AMD hat selbst (bzw. zusammen mit IBM in Fishkill/n.Y.) wohl die Technik entwickelt.
Könnte meiner Meinung auch jetzt sein, daß IBM beim G5 bald zur AMD-Technik wechselt.
Umsatzziel von AMD = 10% in Q4'04, statt heute 3% verständlich.
Auch als strained SOI in 130nm und Opteron x52 mit 2,6 Ghz und vielleicht nur 75 Watt ?!
AMD kann jetzt durchstarten ... Preisrunde 23. September und 4000+ sind jetzt 'locker vom Hocker' machbar.
Ok, es nicht offiziell bestätigt, aber AMD outet sich halb im neuen Datenblett:
Quelle: http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/30430.pdf
Schaut euch die vorletze Seite an, den Sempron mobil.
Die Daten sind bzgl. 'Watt' unter den 35 Watt A64 mobil,
nur die Spannung ist leicht höher.
Hatte fast schon auf 90nm/130nm Hybrid getippt, nur 'strained silicon' ist realistischer.
Jetzt ist auch der Dual-Core für Mitte/Ende 2005 technisch gesichert, den im Sempron mobil zeigt schon genug Einsparung selbst bei 130nm, sodaß AMD eigentlich locker 2* 3 GHz und DRAM Controller bei unter 90 Watt packen sollte als Endstufe für Fab30 / Opteron.
AMD hat somit die Führung, zusammen mit IBM und u.U. Motorola (Dual-Core G4 fü Notebooks als heißes Gerücht) übernommen.
Nur, die haben mal wieder eine 'getürkte' roadmap
Allerdings gibt es auch Nachteiel zu berichten:
Daß AMD letzlich durch 90nm kaum mehr an Takt gewinnt (aber wohl Watt verliert) zeigt daß das Streben nach GHz sich wohl stark seinem Ende nähert. Auch bei 65nm (und auch strained SOI) wird keine GHz-Sprünge mehr geben, aber Platz für zusätzliche Cores oder noch ausgefeiltere interne Designs. Vielleicht legt eine x64 CPU ja noch zu, wenn man intern noch ein Paar 'RISC-Schaltungen' zusätzlich einbaut - mal ganz laienhaft formuliert.
Zuletzt bearbeitet:
PuckPoltergeist
Grand Admiral Special
Was denn für Schaltungen? Die Funktionseinheiten aktueller CPUs werden jetzt schon nicht ausgelastet (weswegen Intel ja auch HT beim P4 eingeführt hat). Zusätzliche Einheiten machen also keinen Sinn. Die Dekoder kann man auch nicht beliebig höher schrauben, um die einzelnen Funktionseinheiten besser zu füttern, da die Befehle häufig untereinander Abhängigkeiten aufweisen. AMD hat ja schon beim K8 keine weiteren Einheiten hinzu gefügt.
Dothan based notebooks thin on the ground
Waiting for Alviso family, we wonder
Hat da ein anderer Hersteller da irgendwie Probleme?
Oder ist die Weltkonjunktur so überragend, dass schlicht die Nachfrage grösser ist, wie die Produktion?
Wie ist die derzeitige Lage in Deutschland mit Centrinos auf Basis vom Dotham?
Ich habe da ehrlicherweise keinerlei Überblick über den Centrinomarkt, geschweige die Verteilung welche CPUs da wirklich drin sind.
In der Meldung schwingt aber eine Meldung über ein Fertigungsdesaster seitens intels mit.
Is dieses lediglich Inquirergeschwafel? Oder steckt da mehr hinter?
MFG Bokill
Dresdenboy
Redaktion
☆☆☆☆☆☆
Vergiss aber nicht, dass der Sempron weniger Cache hat, als mobiler Sempron wohl nie mit dual channel erscheinen wird und auch nie mit aktivem 64bit Modus aufwarten wird, wo dann mit 64bit OS ständig 64bit-Adressen berechnet werden inkl. besserer Auslastung dank mehr GPRs und SSE-Regs. Da kommt trotz gesenkter TDP sicherlich noch genug Chipausbeute zustande.
Dresdenboy
Redaktion
☆☆☆☆☆☆
P4 mit seinen langen Befehlslatenzen hat schnell mal viele Bubbles in der langen Pipeline. K8 ist da anders. Aber trotzdem: Es wurden keine Einheiten hinzugefügt, weil wir gar nicht den original geplanten K8 sehen, sondern sozusagen Plan B - vielleicht dank der wirtschaftlichen Lage AMD's in den Letzten Jahren. Das ursprüngliche Konzept wird wahrscheinlich Einfluss auf den K9 haben.
Schau dich mal in Bokill's K9-Thread um.
PuckPoltergeist
Grand Admiral Special
Was war denn Plan A? Ich sehe ehrlich gesagt wenig Sinn darin, die Kiste mit Funktionseinheiten aufzubohren, wenn die dann eh nur Däumchen drehen.
rkinet
Grand Admiral Special
Nun, ein Sempron 3100+, lt. Datenblatt ein halbierter A64 (gleiche CPU-ID ... FCO), hat
62 Watt bei 1,4V (Seite 35), der A64 3000+ bei 1,4 V = 1,8 GHz 67 Watt (Seite 12).
Selbst wenn AMD die 'schlechtesten' Cores für den Sempron nähme, liegen wir bei 5-10 Watt Abstand. Soviel kann 64 Bit und aktive volle 512k max. benötigen. Der halbierte 1 MB hat keinen Effekt (Seite 10).
Bei typisch 7 Watt Unterschied sind dies ca. 10%, also dürfte ein Sempron mobil nur 10% besser liegen. Es sind aber eher -25% Leistungsaufnahme, also -15% (10% abgezogen wg. Nicht 64 Bit) allein durch die Fertigungstechnik.
http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/30430.pdf
Es könnte ja auch noch andere Beweggründe geben.
Es klingt plausibel:
1. AMD stieg vor einem Jahr in den Mobile-Markt verstärkt ein. Alchemy, Geode.
1.a. AMD gab mit den Planungen zum K8 auch bekannt, dass sie wieder verstärkt den Mobile-Markt angehen wollten.
1.b. Ideologisch lehnten sie es auch nie ab gestrecktes Si zu nutzen. Bei "Hyperthreading" hat AMD aber eine ziemlich eindeutige Haltung (das halten sie öffentlich für überflüssig).
2. AMD stellt weitere Sachen wie RAM, Embedded CPUs, Chipsätze her.
3. Notplan B. Falls es mit dem Ramp auf 0,09µm doch nicht so schnell ginge, so kann man mit einem aufgebohrtem Verfahren Zeit gewinnen.
3.a. Designs für Kleine Kerne lagen ja schon früh vor! (Planungsphase K8 )
3.b. Zeitliches Strecken der K7 Linie, falls das Shrinking nicht so schnell klappen sollte.
4. Eigenständiger Prozess abgekoppelt von den IBM-Entwicklungen. Dieses Statement verstärkt die vorherigen Punkte.
Dagegen spricht:
1. Grandioses Marketing/Desinformation.
2. ?
MFG Bokill
Es klingt plausibel:
1. AMD stieg vor einem Jahr in den Mobile-Markt verstärkt ein. Alchemy, Geode.
1.a. AMD gab mit den Planungen zum K8 auch bekannt, dass sie wieder verstärkt den Mobile-Markt angehen wollten.
1.b. Ideologisch lehnten sie es auch nie ab gestrecktes Si zu nutzen. Bei "Hyperthreading" hat AMD aber eine ziemlich eindeutige Haltung (das halten sie öffentlich für überflüssig).
2. AMD stellt weitere Sachen wie RAM, Embedded CPUs, Chipsätze her.
3. Notplan B. Falls es mit dem Ramp auf 0,09µm doch nicht so schnell ginge, so kann man mit einem aufgebohrtem Verfahren Zeit gewinnen.
3.a. Designs für Kleine Kerne lagen ja schon früh vor! (Planungsphase K8 )
3.b. Zeitliches Strecken der K7 Linie, falls das Shrinking nicht so schnell klappen sollte.
4. Eigenständiger Prozess abgekoppelt von den IBM-Entwicklungen. Dieses Statement verstärkt die vorherigen Punkte.
Dagegen spricht:
1. Grandioses Marketing/Desinformation.
2. ?
MFG Bokill
rkinet
Grand Admiral Special
90 nm schon lange fertig - verzögert für Strained SOI
AMD hatte Ende 2003 produktionsreife 90nm Chips,
aber um 3-4 Monate dann kurzfristig geschoben.
IBM hat Dezember 2003 die eigene strained SOI Technologie vorgestellt, die AMD als Technologiepartner aber sicher Monate vorher schon vertraulich kannt.
So wie es aussieht, hat AMD irgendwann im Spätommer 2003 die Entscheidung getroffen, nicht nur 90nm zu machen, sondern auch gleich noch Strained SOI.
Tippe wirklich, daß der Sempron mobil die erste Strained SOI von AMD ist, ursprünglich noch für den A64 mobil gedacht war, aber jetzt nur noch im Budget Markt verwertet' wird.
Der Schrumpfungsprozess von 130 auf 90 nm ist etwa so komplex für eine Fab, wie das öffnen einer heimischen Tiefkühlpizza. Kostet halt ein Paar Euronen für div. Optik ...
Daher haben Intel und IBM gleich noch zusätzliches integriert;
bei Intel eben das Strained mit Germanium zzgl. 40 Millionen Transistoren,
bei IBM eine Variante mit Entfernen von Germanium vor der Fertigung.
AMD nun ein Strecken ganz ohne Germanium - das geht wohl recht gut.
Mal sehen, was dann beim gemeinsamen Verfahren für Strained SOI 65/45nm als Gewinner übrig bleibt.
AMD hatte Ende 2003 produktionsreife 90nm Chips,
aber um 3-4 Monate dann kurzfristig geschoben.
IBM hat Dezember 2003 die eigene strained SOI Technologie vorgestellt, die AMD als Technologiepartner aber sicher Monate vorher schon vertraulich kannt.
So wie es aussieht, hat AMD irgendwann im Spätommer 2003 die Entscheidung getroffen, nicht nur 90nm zu machen, sondern auch gleich noch Strained SOI.
Tippe wirklich, daß der Sempron mobil die erste Strained SOI von AMD ist, ursprünglich noch für den A64 mobil gedacht war, aber jetzt nur noch im Budget Markt verwertet' wird.
Der Schrumpfungsprozess von 130 auf 90 nm ist etwa so komplex für eine Fab, wie das öffnen einer heimischen Tiefkühlpizza. Kostet halt ein Paar Euronen für div. Optik ...
Daher haben Intel und IBM gleich noch zusätzliches integriert;
bei Intel eben das Strained mit Germanium zzgl. 40 Millionen Transistoren,
bei IBM eine Variante mit Entfernen von Germanium vor der Fertigung.
AMD nun ein Strecken ganz ohne Germanium - das geht wohl recht gut.
Mal sehen, was dann beim gemeinsamen Verfahren für Strained SOI 65/45nm als Gewinner übrig bleibt.
@rkinet
Was macht dich so sicher dass AMD eben kein Germanium einsetzt? Bislang ging ich davon aus, dass alle Hersteller extra dafür Ge nehmen.
Chemisch ist Ge praktisch kaum von Si zu unterscheiden, deswegen scheint es ja so gut zu sein!
Nur der Atomrumpf ist grösser, und daher ist Ge im Kristallgitter gut geignet die Bindungen aufzweiten.
Was nimmt AMD?
Und eine Pizzaschachtel ist bestimmt einfacher zu öffnen, wie der Umstieg auf eine feinere Fertigungstechnik.Wenn`s so wäre, dann wären wir ja schon deutlich weiter unterhalb von 0,09µm 8)
MFG Bokill
Was macht dich so sicher dass AMD eben kein Germanium einsetzt? Bislang ging ich davon aus, dass alle Hersteller extra dafür Ge nehmen.
Chemisch ist Ge praktisch kaum von Si zu unterscheiden, deswegen scheint es ja so gut zu sein!
Nur der Atomrumpf ist grösser, und daher ist Ge im Kristallgitter gut geignet die Bindungen aufzweiten.
Was nimmt AMD?
Und eine Pizzaschachtel ist bestimmt einfacher zu öffnen, wie der Umstieg auf eine feinere Fertigungstechnik.Wenn`s so wäre, dann wären wir ja schon deutlich weiter unterhalb von 0,09µm
8)MFG Bokill
![mtb][sledgehammer](/data/avatars/m/1/1883.jpg?1596828194){kind=avatar}
mtb][sledgehammer
Grand Admiral Special
Plan A wäre IMO in folgende Richtung gegangen:Original geschrieben von PuckPoltergeist
Was war denn Plan A? Ich sehe ehrlich gesagt wenig Sinn darin, die Kiste mit Funktionseinheiten aufzubohren, wenn die dann eh nur Däumchen drehen.
http://www.chip-architect.com/news/2001_10_02_Hammer_microarchitecture.html
Ich denke schon, dass der K7/K8 Kern ein paar zusätzliche Funktionseinheiten verkraften könnte. Beispielsweise eine weitere komplette FPU (um die selbe Parallelität wie Itanium und Power4 zu erreichen), oder einen zweiten Integer Multiplier. Jegliche Erweiterung bei den Funktionseineiten hätte jedoch nur dann Sinn gemacht, wenn zusätzlich die Decoder erweitert werden, also das dreifach superscalare Design komplett auf ein vier- oder fünfaches. Denn die heutigen Decoder können gar nicht mehr µOps liefern, wie die Funktionseinheiten bearbeiten können. Das bedarf natürlich mehr als einem "leichten" Redesign.
Es war allerdings offensichtlich notwendig, dass AMD schnell einen Ersatz für den K7 auf die Beine bringt. Da war schon der Aufwand für den K8 wie er heute dasteht groß genug: 64 Bit (wohl das meiste), Integration der Northbridge, Anpassung der Decoder und zusätzliche Pipelinestufen. Und trotzdem kam der K8 fast zu spät.
PuckPoltergeist
Grand Admiral Special
Die sind allerdings nicht für den Laptop-Markt gedacht, sondern eher für Set-top Boxen oder PDAs.
Liegt am Design, der K7/K8 ist bei weitem nicht so sehr darauf engewiesen, wie die Netburst Architektur des P4.
RAM? Also von ROM weiß ich, RAM ist mir neu. Und bei den Chipsätzen ist das auch nur die Begleitung für die Einführung der CPUs. AMD sagt sei jeher, daß Chipsätze nicht ihr Markt sind, und sie das lieber ihren Partnern (VIA, NVidia, SIS, ULI) überlassen. Sie haben gar nicht die Kapazitäten, um diesen Markt zu bedienen (und wollen das offensichtlich auch nicht).
PuckPoltergeist
Grand Admiral Special
Wie schon geschrieben, das macht nur Sinn, wenn sich die Befehle entsprechend parallelisieren lassen. Da dort aber zu nicht unbedeutenden Teilen Abhängigkeiten untereinander bestehen, geht das nur bis zu einem gewissen Grad.
Glaube ich nicht. Die Erweiterung auf 64bit sollte recht einfach gehen, erst recht wo sie auf die Erfahrung der Alpha-Entwickler zurück greifen konnten.
Das halte ich für wesentlich aufwändiger, insbesonder da man hier mit XBAR und SRQ gleich noch auf die Skalierbarkeit geachtet hat.
mtb][sledgehammer
Grand Admiral Special
Mit 64 Bit meinte ich nicht nur, dass man aus einem 32 Bit Addierer einen 64 Bit Addierer macht. Das begann ja mit der Entwicklung von x86-64 und endet eben bei der konkreten Realisierung der Decoder und Integer Funktionseinheiten. ich gebe dir aber recht das auch die X-Bar und die SRQ sicher niht die trivielasten Komponenten der CPU sind.
Was die Parallelisierbarkeit angeht: Natürlich kann man nicht unendlich parallelisieren, jedoch gibt es Code, der sich enom parallelisieren lässt, gerade wenns um FP Rechnerei geht. Die 64 Bit Konkurrenz macht es ja ziemlich geschlossen vor und verbaut 2 vollständige FPUs (also jeweils mit ADD und MUL) in die CPUs, während AMD nur mit einer FMUL und einer FADD Einheit antritt (was bei der Einführung des K7 für x86 revolutionär war).
Edit: Noch ein Punkt, der im Plan A vorhanden war: Ursprünglich sollte der K8 eine andere FP Einheit bekommen (TFP/3 Operanden Maschine), welche aber schon 2000 zugunsten von SSE2 (Kompatibilität) aus dem Konzept flog.
Was die Parallelisierbarkeit angeht: Natürlich kann man nicht unendlich parallelisieren, jedoch gibt es Code, der sich enom parallelisieren lässt, gerade wenns um FP Rechnerei geht. Die 64 Bit Konkurrenz macht es ja ziemlich geschlossen vor und verbaut 2 vollständige FPUs (also jeweils mit ADD und MUL) in die CPUs, während AMD nur mit einer FMUL und einer FADD Einheit antritt (was bei der Einführung des K7 für x86 revolutionär war).
Edit: Noch ein Punkt, der im Plan A vorhanden war: Ursprünglich sollte der K8 eine andere FP Einheit bekommen (TFP/3 Operanden Maschine), welche aber schon 2000 zugunsten von SSE2 (Kompatibilität) aus dem Konzept flog.
rkinet
Grand Admiral Special
Also, Germanium war schon immer für die Transistorherstellung ein problematischer Stoff.
So sind solche (reinen) Germaniumtransistoren ziemlich empfindlich beu höheren Temperaturen. (Meiner Meinung nach hat sich diese negative Eigenschaft auch auf Intels (s.u.) Strained Silicium übertragen)
Diese Transistoren haben zwar auch Vorteile und Einsatzbereiche, aber erst der Siliciumtransistor brachte den Durchbruch (und auch den Chip).
Chemisch liegen übrigens Welten zwischen Silicium und Germanium ... kenne mich da gut aus.
Germanium wird bei Intel in die obere Siliciumschicht dauerhaft eingebaut und streckt damit das Gitter. Aber es gibt eben keine Silicium-Transitoren, sondern Si/Ge Transistoren mit veränderten elektrischen Eigenschaften.
IBM baut ebenfalls (bzw. bezieht solche fertigen Wafer) Germanium in die oberste Schicht ein, entfernt aber das Germanium vor der Chipherstellung (s. G5). Das Gitter hält nämlich auch - dies wurde von IBM so im dezember 2003 auch öffentlicht vorgestellt.
AMD streckt per 'Zusatzlayer', so die Medienberichte.
Möglich wäre folgendes:
- Aluminiomoxid + Streckatome, die wie bei IBM wieder entfernt werden
- Es wird 'normal' die unterste Ebene gefertigt, dann aber eine Silicium/Ge Zwischenschicht einbaut.
- Es wird 'normal' die unterste Ebene gefertigt, dann aber eine metallische Schicht eingebracht und nachträglich gestreckt
- Oder zwei der Verfahren kombiniert, also z.B. eine gestrecktes Basismaterial mit wieder entfernten Streckatomen und in einem der Layer nochmals eine zweite Streckung.
Auf jeden Fall muß Germanium (s. IBM) MICHT dauerhaft im Chip bleiben.
Schön wäres es, sogar recht wahrscheinlich durch die technologische Zusammenarbeit AMD-IBM, daß diese AMD-Verfahren sogar nach den Problemen mit der G5-Fertigung auch bei IBM kurzfristig zum Einsatz kommt und auch in die Fab36 einfließt.
Es scheint ja super massentauglich zu sein, wenn AMD es so breit einführt.
Wäre natürlich der Medienknüller 'IBM übernimmt AMD-fertigungsverfahren' - hinter den Kulissen betrachtet aber eigentlich ganz realistisch, oder ?
N a c h t r a g:
http://www.siltronic.com/internet/noc/Press/99_20040223News/
Siltronic liefert was für Strained Silicium, könnte auch die AMD-Quelle für Wafer sein.
'Kompatibel' zu bisherigen Verfahren, also vielleicht nur Feintunig am CPU-Stepping/-Maske nötig.
Zuletzt bearbeitet:
@rkinet
Bevor wir einen sinnlosen Disput im puckschen Stil hier abliefern.
Silizium und Germanium sind Hauptgruppenelemente.
Beide sind in der 4. Hauptgruppe.
Ge ist der schwere direkte Bruder vom Si. Nach dem Ge folgen in der 4. Hauptgruppe das Zinn und das Blei.
Si und Ge sind typische Halbleiter, während Sn (Zinn) und Pb (Blei) typische Metalle sind.
Ich zitiere mal den Hollemann.Wiberg "lehrbuch der Anorganischen Chemie" 91-100. Auflage, Seite 790:
Natürlich sind auch Unterschiede da, sonst wären es ja identische Elemente.
Die Bindungslänge von Si-Si ist deutlich kürzer (und deswegen stärker als die Bindung von Ge-Ge
Übrigens ist Silicon eine Silizium-Kohlenstoff-Verbindung kein Element.
Musteraufbau des Silikons
R ist der Platzhalter für Organische Restgruppen
O.. und ..Si sollen symbolhaft andeuten wie die Kette weitergeht.
Bevor jemand meckert, dass die Punkte Radikale andeuten. Nein in dieser Darstelleung werden keine Radikale angedeutet.
MFG Bokill
Bevor wir einen sinnlosen Disput im puckschen Stil hier abliefern.
Silizium und Germanium sind Hauptgruppenelemente.
Beide sind in der 4. Hauptgruppe.
Ge ist der schwere direkte Bruder vom Si. Nach dem Ge folgen in der 4. Hauptgruppe das Zinn und das Blei.
Si und Ge sind typische Halbleiter, während Sn (Zinn) und Pb (Blei) typische Metalle sind.
Ich zitiere mal den Hollemann.Wiberg "lehrbuch der Anorganischen Chemie" 91-100. Auflage, Seite 790:
So gigantisch gross sind die Unterschiede demnach nicht
Natürlich sind auch Unterschiede da, sonst wären es ja identische Elemente.
Die Bindungslänge von Si-Si ist deutlich kürzer (und deswegen stärker als die Bindung von Ge-Ge
Übrigens ist Silicon eine Silizium-Kohlenstoff-Verbindung kein Element.
Musteraufbau des Silikons
Code:
R R
| |
O.. (-Si-O-Si-O-) ..Si
| |
R RO.. und ..Si sollen symbolhaft andeuten wie die Kette weitergeht.
Bevor jemand meckert, dass die Punkte Radikale andeuten. Nein in dieser Darstelleung werden keine Radikale angedeutet.
MFG Bokill
@all
auch in der news meldung steht leider nur wenig zu den vorteilen von strained silicon. vielleicht kann ja mal jemand mehr dazu erklären?
@rkinet
das die zeiten des ghz rennens vorbei sind, das sehen wohl viele so. aber bei dir hört es sich hier so an, als wäre bei amd trotz 90nm schluß mit z.b. 2,6ghz. aber sieht es nicht eher so aus, als würden sie noch locker in 90nm (& jetzt auch strained silicon) auf 3,2ghz kommen? und selbst dual-core boliden mit diesem takt sind möglich (=besagte >100w auslegung für zukünftige plattformen)
auch in der news meldung steht leider nur wenig zu den vorteilen von strained silicon. vielleicht kann ja mal jemand mehr dazu erklären?
@rkinet
das die zeiten des ghz rennens vorbei sind, das sehen wohl viele so. aber bei dir hört es sich hier so an, als wäre bei amd trotz 90nm schluß mit z.b. 2,6ghz. aber sieht es nicht eher so aus, als würden sie noch locker in 90nm (& jetzt auch strained silicon) auf 3,2ghz kommen? und selbst dual-core boliden mit diesem takt sind möglich (=besagte >100w auslegung für zukünftige plattformen)
@Treverer
Gestrecktes Si basiert auf einer recht einfachen Grundüberlegung. Längere Bindungen = Mobilere Elektronen
Elementkunde
Si ist ein Halbleiter, mehr halb als Leiter. Si muss man entweder durch Wärme, oder durch Dotieren* überzeugen, dass es Elektronen aus seinen Bindungs-Elektronen-Verband abgibt.
Es muss auch ein Verband von Si-Atomen betrachtet werden, denn nur im Verband werden einige Elektronen gerne abgegeben.
Dies gilt auch für Ge, nur mit dem Unterschied, dass Ge viel häufiger wie Si gerne Elektronen abgibt. Es passiert aber immer noch so selten, dass es eben kein Metall ist. Ge muss ebenso wie Si erst überzeugt werden mit Hilfe von Wärme, Licht oder Dotierung Elektonen abzugeben.
Deswegen gelten beide als Halbleiter.
Taktgrenzen erweitern; Zuwachs
Historisch ist es alter Hut, dass Ge wesentlich bessere Grenzfrequenzen erreichen kann. Deswegen hatte Cray sehr früh versucht auch Prozessoren auf Ge-Basis herzustellen. Er stellet aber fest, dass der relative Zuwachs an Taktfrequenz im Vergleich zu Si-Schaltungen wesentlich geringer war.
Fertigungs-Diva Germanium
Auch konnte man nicht alle Fertigungstechniken für Si auf Ge identisch übernehmen. Ein Beispiel (von vielen Details) ist der Unterschied der Chemie der Ge-Oxide, sie sind etwas unbeständiger. Es hat fast den Anschein, dass Ge auch wesentlich empfindlicher auf Fehler in der Fertigung reagiert.
Häufigkeit & Ökonomie
Ein wichtiger Punkt scheint auch die Häufigkeit der Elemente zu sein. Si ist überall auf der Erde anzutreffen. Die Rohstoffe für Reinst-Si liegen wortwörtlich wie Sand am Meer überall herum.
Bei Ge muss mühsam erst der Rohstoff angereichert werden.
Weswegen gestreckt? Gedopte Elektronen
Nun der Witz an gestrecktem Si. Ge bewirkt, dass das Kristallgitter aufgeweitet wird.
Die Bandlücke zwischen bindenden Valenzband und Leitungsband wird kleiner
Die Bandlücke wird auch als verbotene Zone bezeichnet.
Die Bindungen zwischen Si-Si werden in dem Silicium-Germanium-Gemisch deutlich gedehnt.
Diese Bindungslänge im Kristallgitter des Si/Ge-Gemisch ist aber immer noch deutlich kürzer, wie ein reines Gitter von G-Ge. Daher wird gestrecktes Si eben auch nicht die Eigenschaften von Ge bekommen.
Fazit: Es reichen schon wenige % Ge um eine wesentlich bessere Mobilität der Elektronen zu bekommen. Ohne an reines Ge aber heranzukommen.
Der Haken
Erhöhte Elektronen-Mobilität bedeutet aber auch, dass unerwünschte Effekte sich verstärken wie Leckströme. Dies ist die direkte Folge von dem gestrecktem Si.
Dazu kommt, dass die Fertigung anscheinend wesentlich empfindlicher reagiert, es sei denn man hat da diverse weitere Tricks.
* = Hinzufügen anderer Elemente, die Elektronenübergänge erleichtern
--> Elektronenüberschuss ( Phosphor, Arsen)
--> Elektronenmangel (Bor? )
MFG Bokill
Gestrecktes Si basiert auf einer recht einfachen Grundüberlegung. Längere Bindungen = Mobilere Elektronen
Elementkunde
Si ist ein Halbleiter, mehr halb als Leiter. Si muss man entweder durch Wärme, oder durch Dotieren* überzeugen, dass es Elektronen aus seinen Bindungs-Elektronen-Verband abgibt.
Es muss auch ein Verband von Si-Atomen betrachtet werden, denn nur im Verband werden einige Elektronen gerne abgegeben.
Dies gilt auch für Ge, nur mit dem Unterschied, dass Ge viel häufiger wie Si gerne Elektronen abgibt. Es passiert aber immer noch so selten, dass es eben kein Metall ist. Ge muss ebenso wie Si erst überzeugt werden mit Hilfe von Wärme, Licht oder Dotierung Elektonen abzugeben.
Deswegen gelten beide als Halbleiter.
Taktgrenzen erweitern; Zuwachs
Historisch ist es alter Hut, dass Ge wesentlich bessere Grenzfrequenzen erreichen kann. Deswegen hatte Cray sehr früh versucht auch Prozessoren auf Ge-Basis herzustellen. Er stellet aber fest, dass der relative Zuwachs an Taktfrequenz im Vergleich zu Si-Schaltungen wesentlich geringer war.
Fertigungs-Diva Germanium
Auch konnte man nicht alle Fertigungstechniken für Si auf Ge identisch übernehmen. Ein Beispiel (von vielen Details) ist der Unterschied der Chemie der Ge-Oxide, sie sind etwas unbeständiger. Es hat fast den Anschein, dass Ge auch wesentlich empfindlicher auf Fehler in der Fertigung reagiert.
Häufigkeit & Ökonomie
Ein wichtiger Punkt scheint auch die Häufigkeit der Elemente zu sein. Si ist überall auf der Erde anzutreffen. Die Rohstoffe für Reinst-Si liegen wortwörtlich wie Sand am Meer überall herum.
Bei Ge muss mühsam erst der Rohstoff angereichert werden.
Weswegen gestreckt? Gedopte Elektronen
Nun der Witz an gestrecktem Si. Ge bewirkt, dass das Kristallgitter aufgeweitet wird.
Die Bandlücke zwischen bindenden Valenzband und Leitungsband wird kleiner
Die Bandlücke wird auch als verbotene Zone bezeichnet.
Die Bindungen zwischen Si-Si werden in dem Silicium-Germanium-Gemisch deutlich gedehnt.
Diese Bindungslänge im Kristallgitter des Si/Ge-Gemisch ist aber immer noch deutlich kürzer, wie ein reines Gitter von G-Ge. Daher wird gestrecktes Si eben auch nicht die Eigenschaften von Ge bekommen.
Fazit: Es reichen schon wenige % Ge um eine wesentlich bessere Mobilität der Elektronen zu bekommen. Ohne an reines Ge aber heranzukommen.
Der Haken
Erhöhte Elektronen-Mobilität bedeutet aber auch, dass unerwünschte Effekte sich verstärken wie Leckströme. Dies ist die direkte Folge von dem gestrecktem Si.
Dazu kommt, dass die Fertigung anscheinend wesentlich empfindlicher reagiert, es sei denn man hat da diverse weitere Tricks.
* = Hinzufügen anderer Elemente, die Elektronenübergänge erleichtern
--> Elektronenüberschuss ( Phosphor, Arsen)
--> Elektronenmangel (Bor? )
MFG Bokill
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
Also, ich tippe mal, daß es beim Wechsel von 130nm auf 90nm nur einen leichtem Zuwachs gibt. Weshalb, kann ich technisch nicht begründen. Lt. Intel übrigens wird bei 90nm dort nur die unterste Schicht, also die Transistoren selbst, in neuer 90nm Technik gefertigt, die restlichen Prozessschritte erfolgen mit den gleichen Geräten wie bei 130nm.
IBM hat mäßigen Zuwachs, aber weniger Watt
Intel hat mäßigen zuwachs und (abzüglich der 40 Mill. Zusatztransistoren) auch etwas weniger Watt
AMD hat weniger Watt, aber GHz ?
Meine Schätzung zu AMD ist folgende:
- bei SOI 130nm liegt das Ausbeute Maximum bei 2,2 - 2,4 (s. 3400+/ 2,4 Ghz / 512k).
- die Prototypen SOI 90nm lagen bei 2,2 - 2,4 GHz, ein Serienmaximum bei vielleicht dann 2,4 - 2,8 GHz. Spitze (selktiert) dann mal +20% = 2,9 - 3,4 GHz
- Strained SOI 90nm könnte gut 10-20% an Takt zusätzlich bringen, oder reduzierten Stromverbrauch bringen. Bei +10% wäres es dann 2,6 - 3,1 Ghz Serienmaximum. Spitzenwerte dann bei +20% = 3,1 - 3,7 Ghz.
Ein Dual-Core Opteron mit <89 Watt wäre dann mit 2* 3 Ghz sicher herstellbar.
Der FX wäre dann 3,2 - 3,4 - (3,6) im 90nm Endstadium.
In purem SOI 130nm müßten eigenlich heute für AMD die 2,6 GHz sicher machbar sein.
Also ergeben Strained SOI und 90 statt 130 nm nur 0,6 - 1 Ghz mehr an Takt, bei 180nm auf 130nm passierte da noch mehr an Zuwachs.
rkinet
Grand Admiral Special
@Bokill - Germanium und Silicium sind ähnlich, aber chemisch und transistortechnisch nicht einfach austauschbar.
Prinzipiell findet man z.B. in der Chemie ähnliche Verbindung vor, nur ähnlich bedeutet dann in der Praxis nicht simples austauschen.
Bei den Transistoren ähnlich, für den Ingenieur sind dies sogar noch mahr zwei Welten.
Werde diese Aussagen bei gelegenheit mit Links ergänzen, wobei Google da auch recht schnell erhellt.
Chip-Fertigung ist Feintuning mit teils nur noch 5 Atomlagen Isolationsschichten, da müßen die Ingenieure fast schon als Nebenfach Quantenphysik nehmen.
Daher helfen prinzipelle Ähnlichkeiten nicht weiter. ...
Ein Beispiel zu den Problemem durch Germanium (Intel und TI):
http://www.eetimes.de/semi/news/showArticle.jhtml?articleID=19503774
(auch die genannten Ge Wehwehschen ...)
Zu IBM und mit/ohne Germanium hab ich gerade vergeblich Links gesucht.
Es könnte sein, daß der Basis-Wafer Germanium enthält, dann die SiO2 Isolierschicht und nachfolgend dann wieder pure Siliciumchemie.
Ich recherchiere aber noch ...
Prinzipiell findet man z.B. in der Chemie ähnliche Verbindung vor, nur ähnlich bedeutet dann in der Praxis nicht simples austauschen.
Bei den Transistoren ähnlich, für den Ingenieur sind dies sogar noch mahr zwei Welten.
Werde diese Aussagen bei gelegenheit mit Links ergänzen, wobei Google da auch recht schnell erhellt.
Chip-Fertigung ist Feintuning mit teils nur noch 5 Atomlagen Isolationsschichten, da müßen die Ingenieure fast schon als Nebenfach Quantenphysik nehmen.
Daher helfen prinzipelle Ähnlichkeiten nicht weiter. ...
Ein Beispiel zu den Problemem durch Germanium (Intel und TI):
http://www.eetimes.de/semi/news/showArticle.jhtml?articleID=19503774
(auch die genannten Ge Wehwehschen ...)
Zu IBM und mit/ohne Germanium hab ich gerade vergeblich Links gesucht.
Es könnte sein, daß der Basis-Wafer Germanium enthält, dann die SiO2 Isolierschicht und nachfolgend dann wieder pure Siliciumchemie.
Ich recherchiere aber noch ...
Dresdenboy
Redaktion
☆☆☆☆☆☆
Mehr Zuwachs wäre sehr wahrscheinlich auch gar nicht nötig, um für weitere ca. 12-18 Monate mit dem Single Core K8 konkurrenzfähig zu bleiben. Zusätzlich kommen nächstes Jahr die Dual Core Produkte und voraussichtlich irgendwann in 2006 schon der K9 in 65nm, welcher nicht nur dank 65nm in der Frequenz weiter skalieren wird.
In dieser Zeit wird AMD mehr gewinnen, als nur Marktanteile in den Server-, Mobile- und Desktop-Märkten: Anerkennung und Interesse bei Business-Kunden und noch mehr wichtige Kunden (mehr Tier Two als Tier One - da fehlt nur noch einer). Dann würde es auch reichen, von den CPU-Leistungsdaten nur genausogut wie Intel zu sein, um gute Geschäfte zu machen.
@rkinet
Ja ... bei der Fertigung reicht keine Ähnlichkeit.
Jeder der Chemie mal gemacht hat verteufelt diese Ähnlichkeiten ... schon klar
Du kennst ja bestimmt Radio Eriwan mit den Antwort-Sätzen "Im Prinzip ja ... aber ... "
Gewisse satirische Gedanken über Fertigungstechnik und den kleinen Problemen hatte ich ja schon unter Bokill`s Schlüsselanhänger gemacht ...
Freunde habe ich mir unter OC-Fans damit aber nicht gemacht ... 8)
MFG Bokill
Ja ... bei der Fertigung reicht keine Ähnlichkeit.
Jeder der Chemie mal gemacht hat verteufelt diese Ähnlichkeiten ... schon klar
Du kennst ja bestimmt Radio Eriwan mit den Antwort-Sätzen "Im Prinzip ja ... aber ... "
Gewisse satirische Gedanken über Fertigungstechnik und den kleinen Problemen hatte ich ja schon unter Bokill`s Schlüsselanhänger gemacht ...
Freunde habe ich mir unter OC-Fans damit aber nicht gemacht ...
8)MFG Bokill
Ähnliche Themen
