Neuigkeiten zum K10

Ich sehe hier gerade auf Expreview eine andere Roadmap: Dort behauptet AMD, dass das AM3-Package sowohl zu AM2+ als auch zu AM2 kompatibel sein soll. Das wirft natürlich die Frage auf, warum AMD für den Sockel AM3 nun doch keine getrennte Stromversorgung für Kerne und Northbridge mehr voraussetzt.
Wo steht das mit der Stromversorgung ?

Das CPUs im AM3 "package" in den Sockel AM2+ und AM2 passen ist schon lange bekannt, vor ca. 1-2 Jahren gabs da schon ne AMD Folie, die das zeigte, müßte auch hier im Thread, oder zumindest irgendwo im Forum stehen.

Ein AM2+ only Deneb wäre ziemlicher Nonsense ...
Das läuft so, dass die Deneb CPU vor den AM3 boards kommt. Zuerst passen die damit (mangels AM3 Board-Angebot) nur auf AM2+ / AM2 Bretter, wenn dann die neuen AM3 Boards kommen, dann passt der dann da rein. Ist doch alles ganz einfach ;-)

@Bobo:
Jo, wenn die Aussage erst im März getätigt wurde, dann is klar, dass die Frau nicht sagen konnte, dass die Massenfertigung noch nicht läuft ;-)
Warten wirs mal ab ..

Eine Roadmap ist ein Plan und Pläne können schief gehen ^^

ciao

Alex
 
Zuletzt bearbeitet:
Braucht es doch auch bisher nicht unbedingt, zumindest gibt es ja auch das eine oder andere Board in dem der Phenom nicht korrekt mit C´n´Q funktioniert weil das Board die Splitplane nicht korrekt unterstützt.

Mich wundert, dass diese neue (ist die wirklich neu, manchmal tauchen auch alte Docs auf) Roadmap den Aussagen AMDs von mitte des Jahres widerspricht.
Da hieß es doch, dass die 45nm-CPUs direkt in AM3-Ausführung kommen und nicht zuerst in exklusiver AM2+Ausführung da sich der Start sowieso etwas verzögert.
Finde aber da gerade nicht mehr die passende News/Quelle zu ...
 
Ohne entsprechende Boards macht der AM3 nicht recht Sinn.

Man möchte vllt. die komplette Plattform zusammen vorstellen, ev. hat der AM3 dann ein besonderes Goodie *noahnung*

Zwei verschiedene Deneb-Steppings innerhalb so kurzer Zeit ist - ohne Bug - eher unwahrscheinlich. Die Dice müßten eigentlich identisch sein, nur anderes Bonding von wegen DDR3.
@IiI
Ich sehe hier gerade auf Expreview eine andere Roadmap: Dort behauptet AMD, dass das AM3-Package sowohl zu AM2+ als auch zu AM2 kompatibel sein soll. Das wirft natürlich die Frage auf, warum AMD für den Sockel AM3 nun doch keine getrennte Stromversorgung für Kerne und Northbridge mehr voraussetzt.
Weil er sonst nicht mehr AM2-kompatibel ist ??? Diese Boards haben diese Fähigkeit nicht - was aber nicht unbedingt schlecht sein muß, wie ein Vergleich in der aktuelle c´t und Ausgabe 13/08 bezüglich Sockel F-Boards zeigt. Energetisch ist das modernere Board sogar unter Vollast schlechter.

@Nightshift
45nm sollte zuerst für die Spider-Plattform mit AM2+ Ende 2008 kommen, Leo als AM3 zusammen mit dem 8er Chipset Anfang 2009 - so gesehen ist alles wie in den Roadmaps von Mitte April ´08
 
Zuletzt bearbeitet:
Das CPUs im AM3 "package" in den Sockel AM2+ und AM2 passen ist schon lange bekannt, vor ca. 1-2 Jahren gabs da schon ne AMD Folie, die das zeigte, müßte auch hier im Thread, oder zumindest irgendwo im Forum stehen.
Ich nehme an du meinst die Folie: http://scr3.golem.de/?d=0711/AMD-Spider2&a=56051&s=11
Ich gebe zu das falsch in Erinnerung gehabt und den Pfeil von AM3 zu AM2 vergessen zu haben. Damit war meine bisherige Argumentationskette natürlich voll für den *****.
 
Meldung am Rande von CB: AMDs SB800 unterstützt SATA mit 6 GB/s

Dazu ist der Standard noch nicht mal festgelegt ..... Klar das entspechende AM3-Boards noch was brauchen - da soll doch auch die SB800 verbaut werden.
 
Z.B. das ASRock ALiveDual-eSATA2, ist nur mit single-power-plane ausgestattet und erlaubt daher beim Phenom keine Spannungsabsenkung im c´n´q-Modus.
Laufen tun sie aber trotzdem auf dem Board.
 
Nightshift schrieb:
Z.B. das ASRock ALiveDual-eSATA2, ist nur mit single-power-plane ausgestattet

Also AM2 statt AM2+..richtig?

und erlaubt daher beim Phenom keine Spannungsabsenkung im c´n´q-Modus.
Laufen tun sie aber trotzdem auf dem Board.

Aber das verstehe ich nicht. Der K8 hat nur eine PP und kann die Spannungsabsenkung. Kann der Phenom generell die Spannungsabsenkung nur noch bei Split PP durchführen?
 
Ja AM2, da es in dem Beitrag auf den ich mich Bezog auch um die Kompatibilität zu AM2 bzw. Boards mit single-power-plane ging.

Split-Power-Plane und der unganged-Speicher-Modus sind soweit ich weiß nicht mit AM2 möglich, und anscheinend eben ohne SP-P-P keine Spannungsabsenkung.
Aber vielleicht kann da jemand mit AM2&Phenom-Erfahrung seine Erfahrung zu beisteuern?
 
Kleines Update, (anscheinend) aktuelle AMD Desktop Roadmap:
MP9HyPIMQeOXbz4.jpg

http://www.techpowerup.com/index.php?70335

Literarisches dazu gibts in Form von Neros ausführlicher Meldung:
http://www.planet3dnow.de/vbulletin/showthread.php?p=3716353#post3716353

ciao

Alex
 
Ich hatte ja gehofft, dass irgendwer noch eine Roadmap für die Notebookplatformen leaked, aber da ist ja bis jetzt nichts gekommen. Deshalb spekulier ich mal einfach so ohne Rückhalt, dass der Regor in Wirklichkeit ein Verwandter des L3-losen CPU-Teils vom Swift ist. Der späte Zeitpunkt des geplanten Erscheinens und der unnormal große L2-Cache sprechen zumindest dafür.

Edit: Da Expreview gerade down ist habe ich mal zwei von deren Bildern bei Imagesshack hochgeladen:

Das erste ist eine aktuelle (?) Chipsatz Roadmap in der die SB800 gänzlich fehlt:
amdroadmapmblo6.jpg


Außerdem gibt es dort auch noch einen CPU-Z Screenshot vom 6500er Kuma:
phenom6500be2os3.png


Edit2: Bei der PCGH spricht man davon, dass AMD heute neben dem Phenom X3 8750 BE noch die kleineren Versionen X3 8450e (2,1GHz) und den X3 8250e (1,9GHz) mit 65W TDP vorgestellt hat. Auf der AMD-Seite hat man die Preisliste jetzt immerhin auf den Stand des 1. Septembers gebracht.
 
Zuletzt bearbeitet:
Ich habe mal bei mir auf dem M2N SLI Deluxe Cool'n'Quiet getestet und das Board geht definitiv nicht mit der Spannung runter. Auch ist der Ganged-Mode für den Speicher immer aktiviert und man kann den auch nicht ändern.

Was mir bei dem Testen weiterhin aufgefallen ist, dass Vista64 trotz >50% Auslastung dank zweier Instanzen des Windows-Rechners (10000000!) immer mal wieder auf 1250MHz runtertaktet.
 
und liegt das nun am nvidia-chipsatz oder wie?
pcgh hat ja seine gesamte test-hardware umgestellt, weil sie probleme mit ati-karten und dem nvidia-chipsatz (intel) hatten (nachweislich).
auch wenn es hier um die cpu geht, ist es ja dennoch denkbar.

mfg
 
Das wird halt mit der fehlenden Split-Power zusammenhängen, dass die CPU nicht die Spannung senkt.

Das Nichthochtakten bzw. zwischenzeitliche Runtertakten ist ein Problem des Cool'n'Quiet-Treibers und/oder von Microsofts Implementierung der Stromsparfunktionen.
 
Eigentlich ist es zwar ein weitgehend inhaltsloser Post, aber bevor Expreview wieder schlecht erreichbar ist stelle ich mal die neuen Bilder vom 6500 BE hier rein:

Zum ersten erkennt man hier ganz klar den unkenntlich gemachten Prozessor:*lol*
65001jc0.jpg

Da er bereits in Serie im Handel steht ist mir absolut unklar, warum man das Bild so zensieren musste. Immerhin haben die Leute dort ihre Lernfähigkeit demonstriert und das Pixelbild unten leicht verdeckt.

Dann kommt noch ein (eigentlich nichts aussagender) Vergleich zwischen einem K8-G2 und dem halbierten K10 im Berechnen von SuperPi 1M, bei dem der K10 15% schneller rechnet:
K10
phenomx21ss7.jpg

K8
500023gsuperpi1pz1.jpg
 
Zuletzt bearbeitet:
@IiI
OT on
Lernfähig schon ;) aber nicht genug. Das ist ein Datamatrix-Code. Der hat eine integrierte Fehlerkorrektur und kann zu 25% zerstört sein und ist trotzdem noch lesbar..... die Abdeckung reicht nicht ....
OT off

Mal wieder tolles Namens-Wirrwarr - ein dualcoredeaktivierter Phenom als Athlon :]
 
der test ist in soweit verwertbar, als das wenigstens bei gleichem takt getestet wurde und man somit sagen kann, das der k10 15% schneller rechnet bei gleichem takt und 0,1volt geringere spannung benötigt^^
ob das nun eine super neuigkeit ist bezweifeln wir mal alle ;)
interessant wirds definitiv beim ocen. aber wunder und rekorde sollte man auch hier nicht erwarten.

mfg
 
AMD to launch new 45nm CPUs by the end of 2008
http://www.digitimes.com/mobos/a20080909PD205.html

AMD is planning to launch two quad-core 45nm CPUs by the end of this year, however the two CPUs will both adopt its Socket AM2+ instead of the originally planned AM3. The two CPUs will feature core frequencies between 2.6-3GHz and a TDP of 125W. Since they are just transitional products marking AMD's entrance into 45nm generation production, they will be phased out of the market by May or June next year.

AMD will also launch 45nm triple-core CPUs codenamed Rana in the second quarter of 2009. These chips will not include L3 cache.

45nm AM3-based CPUs will be launched in the early January next year. AMD is planning to launch four quad-core CPUs, two Deneb and two Propus core. In the second quarter next year, the company will launch a quad-core Deneb processor with higher frequency to replace the transitional AM2+-based CPUs.

The company will also launch two energy-efficient 45nm quad-core Propus CPUs mainly targeting the mini PC segment.
 
Hab gerade nen Blog entdeckt, sehr zu empfehlen, der Schreiber scheint sich sehr gut auszukennen. Da werden Begriffe wie Macro und Micro Fusion mal ganz banal aus Fachbüchern und Patenten aus den 1990ern beschrieben, anstatt am immer gleichen Intel Marketing Material.

http://abinstein.blogspot.com/

Der Grund wieso ich das hier poste, ist ein guter, aber trotzdem einfacher Vergleich zw. Core2 und K10:
Teil 1: http://abinstein.blogspot.com/2008/04/two-sides-of-mirror-on-k10-vs-core2.html
Teil 2: http://abinstein.blogspot.com/2008/09/two-sides-of-mirror-on-k10-vs-core2.html

Interessantes Fazit aus nem P6 <> Core2 Vergleich:
The real "weapon" the Core 2 Duo has against this branch-related inefficiency is not the 4-wide decoder, but a pre-decoded instruction queue of up to 18-deep x86 instructions. Refer to Part 1 article's first diagram on P6's Instruction Fetch Unit. There is a 16-byte wide, instruction boundary aligned Instruction Buffer sitting in-between the IFU and the decoders. Replacing this buffer with an 18 instruction-deep queue (probably 24 to 36 bytes in size) that can detect loops among the containing instructions, we get Core 2 Duo's biggest advantage with respect to x86 decode: ability to sustain continuous decode stream on short loops.
http://abinstein.blogspot.com/2007/06/decoding-x86-from-p6-to-core-2-part-3.html
AMD sollte also auch so nen loop detektor einbauen ;-) Intel verbessert den ja im Nehalem noch weiter.

ciao

Alex
 
Nun ja, dank Patentaustauschabkommen steht dem rechtlich wenig im Wege ;)
Jo eben .. so kompliziert hört sich der Detektor eigentlich auch nicht an, bisschen Pufferspeicher und Logik zur Loop-Erkennung.
Aber wenns trivial wäre, dann hätte AMD das doch sicher im K10 eingebaut ... *kopfkratz

Naja egal mal schauen ob nochmal ein verbesserter K7/K8 Core kommt, Aufwand wäre ja eher gering. Hyperthreadning könnte man auch gleich einbauen, wie das funktioniert kann jetzt jeder mit ~$2000 anhand eines simulierten Sun T1 in FPGA nachvollziehen:
http://www.theinquirer.net/gb/inquirer/news/2008/09/09/tweak-niagara-desk

Sollte also jetzt wirklich ein Klacks sein.

ciao

Alex
 
Nun ja, dank Patentaustauschabkommen steht dem rechtlich wenig im Wege ;)

MFG Bobo(2008 )


Ist das denn so weitreichend?
So wie ich das damals verstanden habe ging es nur um grundsätzliche Featues wie AMD64 oder SSE2/3/4/usw. und nicht um Logik.
 
Zurück
Oben Unten