News Erste Fotos eines AMD RD890 Mainboards

Nero24

Administrator
Teammitglied
Mitglied seit
01.07.2000
Beiträge
24.066
Renomée
10.446
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2021
Die niederländische Webseite <a href="http://www.bouweenpc.nl/nieuws/2318" target="_blank">Bouweenpc</a> hat erste Bilder eines Mainboards mit dem kommenden AMD RD890 Chipsatz veröffentlicht. Es handelt sich dabei offenbar um das AMD Referenz-Mainboard.

<center><img src="http://www.planet3dnow.de/vbulletin/attachment.php?attachmentid=14354&stc=1&d=1238486242" border="1" alt=""></center>

Der AMD RD890 ist AMDs kommender High-End Chipsatz für die AM3-Plattform. Er bietet HyperTransport 3 Support, zwei vollwertige x16 PEG-Slots oder wahlweise vier x16-Slots mit 8 Lanes. Zudem verfügt der Chipsatz über eine neue Southbridge namens SB850 (bisher ging man vom Namen SB800 aus), die laut Bouweenpc über die gleichen Features wie die SB750 verfügen soll und zusätzlich PCI-Express 2.0 und eine integrierte Gigabit-MAC beherbergen soll. Letzteres darf bezweifelt werden, da integrierte Ethernet-Controller in den letzten Jahren eher wieder auf dem Rückzug waren seit sie auch bequem und flexibel per PCIe angebunden werden können. Aber wir werden sehen. Ob die neue Southbridge bereits SATA III unterstützen wird, wie kürzlich im Rahmen der <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1236013094">Seagate-Präsentation</A> gemutmaßt, verraten die Fotos natürlich nicht.

<b>Links zum Thema:</b><ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1236013094">AMD und Seagate wollen SATA 6Gb/s + Interface zeigen</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1235836174">Neue OverDrive Version verweist auf AMD RD890 Chipsatz</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1214984322">Neue AMD Chipsatz Roadmap und Informationen zur SB800</a></li></ul>
 
Das Board sieht, bis auf die etwas eigenwillige Position und eher zwergenhafte Größe des Chipsatzes aus wie jedes andere Board auch. ein Referenzboard - an dem sich letztlich bei für Kunden erwerbbaren Gütern noch einiges ändern kann, wie man weiß.

Interessant dürfte die Antwort auf die Frage sein, ob die SB850 nun endlich über HT angebunden sein wird, wie es bei nVidia der Fall ist. Das würde bei PCIe 2.0 und potentiell SATA III auf diesem Chip sehr sinnvoll erscheinen und einen klaren Engpaß beseitigen. Intels ICH10R avanciert zunehmend zu einem Nadelöhr für schnelle Platten, wenn sich 6 SATA II Platten UND diverse PCIe 2.0 Geräte den etwas schmalbrüstigen 2GB/s DMI teilen müssen ... Hier könnte AMD viel besseres leisten.
 
Letzteres darf bezweifelt werden, da integrierte Ethernet-Controller in den letzten Jahren eher wieder auf dem Rückzug waren seit sie auch bequem und flexibel per PCIe angebunden werden können
Wird schon stimmen, das war schon letztes Jahr auf ner Folie:
file.php

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1214984322
(der 4. Punkt rechts)

Die Hersteller wirds auch freuen, wieder ein paar Cent Bauteilkosten weniger...

@Drohne:
Siehe Bild, das bleibt bei PCIe bzw. "ALink" wie es so schön heißt. Es gibt dafür "nur" ein Upgrade auf PCIe 2.0.

ciao

Alex
 
Zuletzt bearbeitet:
Wofür wird die Northbridge eigentlich gebraucht?
Ist das "nur" noch ein Interface HT -> PCIe?
 
EC 2x 8051 ...??? Was will man denn mit den beiden Controllern?
 
PCIe per 5.0Ghz sieht mir nach den "PCIe 3.0" aus.
Die 5.0 GHz stehen auch drunter bei den PCIe 2.0 Ports. Deswegen denke ich, dass sich da nur einer verschrieben hat und statt 5 GT/s halt mal wieder auf die Feinheit mit dem DDR Verfahren gepfiffen, und somit leicht falsch 5 GHz geschrieben wurden.

Ausserdem erhöht PCIe 3.0 den Takt nicht ...

ciao

Alex
 
Zuletzt bearbeitet:
Wofür wird die Northbridge eigentlich gebraucht?
Ist das "nur" noch ein Interface HT -> PCIe?
rate mal womit die PCI-Express-Schaltkreise in modernen Chipsätzem untergebracht sind 8)

Was die Zukunft von HyperTransport als Chip-Interconnect angeht, da sehe ich schwarz bei AMD/ATI. Ich schätze das so ein, dass AMD den Interconnect HyperTransport lediglich als CPU-Busersatz verwendet. PCI-Express hat sich so gesehen gegen HyperTransport auch auf AMDs eigener Systemplattform durchgesetzt.

Das hätte auch durchaus anderes kommen können: -> "Der Hypertransportlink; AMD’s Unabhängigkeitserklärung"

MFG Bobo(2009)
 
rate mal womit die PCI-Express-Schaltkreise in modernen Chipsätzem untergebracht sind 8)

Was die Zukunft von HyperTransport als Chip-Interconnect angeht, da sehe ich schwarz bei AMD/ATI. Ich schätze das so ein, dass AMD den Interconnect HyperTransport lediglich als CPU-Busersatz verwendet. PCI-Express hat sich so gesehen gegen HyperTransport auch auf AMDs eigener Systemplattform durchgesetzt.

Das hätte auch durchaus anderes kommen können: -> "Der Hypertransportlink; AMD’s Unabhängigkeitserklärung"

MFG Bobo(2009)

... AMDs großspuriges Erklären der Unabhängigkeit war VOR der ATi Übernahme, oder? Seit AMD ATis Chipsätze im Portfolio führt, sind an diesen recht wenig Neuerungen aufgetaucht. Ich vermag nicht zu beurteilen wie groß der Aufwand eines Neukonzeptes sein mag, aber alleine der Umstand, daß AMD nicht in der Lage ist, den dringend benötigten High-End Serverchipsatz mit echten Neuerungen auf den Markt zu bringen, scheint mir Recht zu geben in der Annahme, daß AMD den billigen Weg ging und geht. Da wird im Moment ATis Entwicklung nach bestem K önnen ausgeschlachtet, da wirklich Innovatives noch eine Strecke weit weg scheint.

Ohne nun wirklich Rücksicht auf Kosten zu nehmen, mal folgender Gedanke. AMD hat mit dem HT vorgemacht, wie man skalierende Systeme bauen KÖNNTE. PCIe 2.0-Lane-Engpäße werden (im Konsumgerätebereich, etwas anderes kann AMD eigenständig nicht zur Zeit) durch Multiplexer mit einer nicht unerheblichen Latenzzugabe realisiert. Gerade heute habe ich in vielen anderen Foren über die Vorstellung der Core-i7 XEON EPs gelesen und deren i5520 Tylersburg-EP Chipsatz. Intel 'klebt' einfach via QPI zwei hintereinander und hat so mehr PCIe 2.0 Lanes. Supermicro bietet auch schon Boards mit dieser Lösung an.
Meine etwas naive Frage wäre nun: Kann man theoretisch nicht via HT zwei SB an einen Chipsatz anbinden, um a) genügend Bandbreite für b) doppelt so viele SATA Ports und c) eine Steigerung (wenn auch nicht Verdoppelung) der PCIe 2.0 Lanes zu erreichen? Würde eine solche Kaskadeoption nicht alleine schon HT auf dem Chipsatz als Zwischenverbindung rechtfertigen?

Ich habe etwas mit Wehmut auf Intels Tylersburg i5520 gesehen. Dieser Chipsatz, dieses Konzept realisiert offenbar genau das, was ich eigentlich von AMD erwartet hätte. Und theoretisch war diese Technik bei AMD schon lange parat, oder?

Für einen Spiele-PC mag das zuviel sein, aber wenn ich an AMDs 'Quadfather' Projekt denke und diverse Offerten bzgl. 'SuperComputer' für den GPGPU-Einsatz, würde ich etwas mehr erwarten.
 
Wenn ein HTr Chip gleichzeitig ein HTr Tunnel ist, kannst Du da beliebig lange Ketten basteln, zumindest solange die Chip-IDs ausreichen ;-)

Dein erwähntes QuadFather wart ja sogar schon sowas ähnliches, das sind 2 nvidia 570SLi Chips verbaut.
Wenn ich mich recht erinnere nicht hintereinander sondern an den 2 freien HTr Ports der CPU, aber ist ja auch egal.

Nur brauchte halt keiner die ganzen SATA Schnittstellen, bzw. auf dem board wurde ein extra Chip verbaut, wieso auch immer ...

ciao

Alex
 
Es macht ganz einfach keinen oder zumindest nur sehr wenig Sinn, hier HTr zur Chip-Verbindung zu nutzen. PCIe ist schon in beiden Chips vorhanden, HTr müsste erst in die Soutbridge integriert werden.
 
... AMDs großspuriges Erklären der Unabhängigkeit war VOR der ATi Übernahme, oder? ...
Du interpretierst die Überschrift zum damaligen Titel falsch.

Nicht AMD erklärte die Unabhängigkeit, sondern der Autor Bokill (bzw. Bokill unter neuem Nicknamen Bobo_Oberon). Man mag die damalige Auffassung "grossspurig" nennen.

Das Potential dahinter hat AMD meiner Meinung nach brach liegen lassen. Ein Grund dahinter ist sicher auch der Wunsch der OEMs lieber (proprietäre) Plattformen aus einer Hand zu kaufen, als Misch-Plattformen aus verschiedenen Händen.
Ein weiterer Grund ist sicher der "Sachzwang" Geld einzusparen.

Nach wie vor können aber mit Tunnel-Chips durchaus auf der K8/K10-Plattform Mischbestückungen entworfen werden. Es ist aber kaum am Markt vorzufinden, bis auf exotische ULI/Nvidia-, SIS/AMD-, VIA/AMD-Lösungen.

MFG Bobo(2009)
 
Es macht ganz einfach keinen oder zumindest nur sehr wenig Sinn, hier HTr zur Chip-Verbindung zu nutzen. PCIe ist schon in beiden Chips vorhanden, HTr müsste erst in die Soutbridge integriert werden.
Jo der Zug ist definitiv abgefahren.

Mit den eingebauten x4 PCIe 2.0 Links in der SB8xx könnte man jetzt so ne Kette auch per PCIe machen.

HTr wird sich wohl über kurz oder lang nur noch in der coherent Variante halten, ich spekuliere das AMD mit dem nächsten Sockel PCIe in die CPU/Northbridge mit einbaut.

Mal abwarten, was kommt.

ciao

Alex
 
Ich warte ja eher darauf, daß eine 1-Chip-Lösung kommt. Die verschiedenen Vorteile einer Zwei-Chip-Lösung, die wir schon vor Jahren mal diskutiert haben, wie Unterstützung verschiedener CPU-Architekturen bei Verwendung der gleichen SB, sind ja hinfällig. Man müßte nur der SB ein paar mehr PCIe-Lanes verpassen und wäre fertig, zumindest für Boards ohne CF wäre das völlig ausreichend, für Oberklasse-Boards könnte man ja immer noch einen Zusatzchip verbauen.
Ich denke mal, spätestens wenn die integrierte Grafik in die CPU wandert, gibt es keinen Grund für einen Northbridge-Chip mehr.
 
Die 5.0 GHz stehen auch drunter bei den PCIe 2.0 Ports. Deswegen denke ich, dass sich da nur einer verschrieben hat und statt 5 GT/s halt mal wieder auf die Feinheit mit dem DDR Verfahren gepfiffen, und somit leicht falsch 5 GHz geschrieben wurden.

Ausserdem erhöht PCIe 3.0 den Takt nicht ...

ciao

Alex
http://www.elektronik-kompendium.de/sites/com/0904051.htm

Soviel ich mitbekommen habe, hat PCIe
1.0 ... 1,25 Ghz
2,0 ... 2,50 Ghz
3,0 ... 5,00 Ghz

Nun ja, irgendwas ist da falsch geschrieben.
 
Also das stimmt definitiv nicht, das ist ein typischer Fehler ala Wikipedia:
Erfahre mehr über die Möglichkeiten. Jeder kann etwas tun!
Da tat einer wohl zuviel :)

Die "echte" Wikipedia ist da besser:
http://en.wikipedia.org/wiki/PCI_Express

Die "Bandbreite pro Link" stimmt auf alle Fälle nicht, das sind 8 GT/s bei 4 GHz Takt (voraussichtlich, die entgültige 3.0 Spezifikation gibts erst Ende 2009). Die effektive Bandbreite bleibt aber beim Doppelten, d.h. 1 GB/s, weil der 20% 8b/10b Codierungsoverhead wegfällt.

Aja, noch ne Kleinigkeit, DDR Verfahren gibts keines, aber Up/Down Links, die man zusammenzählt. Ähnlich wie beim Ethernet, da steht ja auch immer "200 Mbit", obwohl es nur 100 Mbit Duplex sind.

heise hat auch noch ein bisschen was:
http://www.heise.de/newsticker/PCI-Express-3-0-verdoppelt-Transferrate--/meldung/94109

ciao

Alex
 
Aha, ich dachte der PCI 3.0 Standard ist schon fertig.
Dazu hatte ich das mit dem Overhead falsch verstanden.

Nun ja, jetzt scheint mir logisch, warum der "RS880" ohne PCIe 3.0 kommt bzw. warum es überhaupt einen RS880 gibt a la
- bis (sagen wir mal) RS890 mit PCIe 3.0 wäre der RS780 dann zu veraltet
- Vorallem wenn im 2H 2009 die Next-Generation-Notebook-Plattform kommt.
- der SB8x0 könnte schon Mitte 2009 fertig sein, was etliche Vorteile für AMD (SATA 3.0, Gib-Lan (Platzsparen), Fernwartung?) bringt.
- Und vielleicht noch USB 3.0.

Bleibt die Frage, warum der RS880 (falls der immer noch so heißt) keinen R710 hat und das im optimalen Fall noch 40nm.
 
Zurück
Oben Unten