DDR-II war gestern --- Prototyp FB-DIIMM läuft
- Ersteller rkinet
- Erstellt am
rkinet
Grand Admiral Special
http://www.tecchannel.de/news/hardware/16734/index.html
Neuer FB-DIMM Standart jenseits DDR-II 1050 und geringe Latenzzeit bei Infinieon im Test.
H2'05 soll Markteinführung sien.
Sowohl Intel hat Interesse daran, als vielleicht auch AMD als Ersatz vom DDR-I Interface ohne den recht lahmen Schwischenschritt DDR-II.
Wird aber bestimmt zunächst den Opteron / So.940 betreffen.
Neuer FB-DIMM Standart jenseits DDR-II 1050 und geringe Latenzzeit bei Infinieon im Test.
H2'05 soll Markteinführung sien.
Sowohl Intel hat Interesse daran, als vielleicht auch AMD als Ersatz vom DDR-I Interface ohne den recht lahmen Schwischenschritt DDR-II.
Wird aber bestimmt zunächst den Opteron / So.940 betreffen.
Shearer
Grand Admiral Special
In der Quelle steht weder etwas von Intel noch von AMD.
Eine deutlichere sprachliche Differenzierung zw. der Realität und deinen Wunschgedanken wäre wünschenswert.
Shearer
Eine deutlichere sprachliche Differenzierung zw. der Realität und deinen Wunschgedanken wäre wünschenswert.
Shearer
Auf die Gefahr hin mich zu wiederholen ...
FB-DIMM. UneigennützigerSegen oder Kampfansage?
Welcher Prozessor/Chipsatz soll dies ansteuern?
Da muss bei AMD jetzt schon daran gearbeitet werden.
Bei intel müssen dagegen deutlich die Chipsätze umgebaut werden (oder gar die CPU`s ? ). Da aus dem parallelen Speicherbus zu einem völlig anderen Seriellen Link gewechselt wird.
Ideologisch ist dieser FB-DIMM Link mit HT (Hypertransport) oder auch dem PCI-Express verwandt.
Den meisten Serverchipsätzen von Intel bekäme dies ganz gut, aber dafür ist die Ankündigung viel zu schnell.
Es hat immer "kleine" Ewigkeiten gedauert, bis Speichertechnologie in die Chipsätze eingebunden wurde. Erst recht wenn, da eine völlig neue Speicherverbindungstechnologie eingestzt wird.
Wichtig ist auch, dass der Standard so gut wie umsonst ist, oder frei verfügbar eingebunden werden kann, sonst droht da ein weiteres RAMBUS-Desaster.
Zu den Latenzen. Wie fix ist dort der vorgeschlagene Standard? Hier wird wieder von der Bandbreite gefaselt ...
Bandbreite alleine nützt gahh nüx
FB-DIMM. UneigennützigerSegen oder Kampfansage?
Welcher Prozessor/Chipsatz soll dies ansteuern?
Da muss bei AMD jetzt schon daran gearbeitet werden.
Bei intel müssen dagegen deutlich die Chipsätze umgebaut werden (oder gar die CPU`s ? ). Da aus dem parallelen Speicherbus zu einem völlig anderen Seriellen Link gewechselt wird.
Ideologisch ist dieser FB-DIMM Link mit HT (Hypertransport) oder auch dem PCI-Express verwandt.
Den meisten Serverchipsätzen von Intel bekäme dies ganz gut, aber dafür ist die Ankündigung viel zu schnell.
Es hat immer "kleine" Ewigkeiten gedauert, bis Speichertechnologie in die Chipsätze eingebunden wurde. Erst recht wenn, da eine völlig neue Speicherverbindungstechnologie eingestzt wird.
Wichtig ist auch, dass der Standard so gut wie umsonst ist, oder frei verfügbar eingebunden werden kann, sonst droht da ein weiteres RAMBUS-Desaster.
Zu den Latenzen. Wie fix ist dort der vorgeschlagene Standard? Hier wird wieder von der Bandbreite gefaselt ...
Bandbreite alleine nützt gahh nüx
rkinet
Grand Admiral Special
Also man spricht von 6 Giga Bit / Sekunde je PIN - deutlich über PCIe oder HTr (Vers. 2)
AMD müßte den onboard Memorycontroller (=Socket) durch eben einen passenden anschluß ersetzen. Wobei 6 GBit/s vielleicht als 3 Ghz DDR-Verfahren läuft, recht heftig für ne I7O-Leitung.
I²K
Grand Admiral Special
Ich bin ja langsam mal für S-Ram...
I²K
Grand Admiral Special
Original geschrieben von LOCHFRASS
On-Die RAM?
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Naja ... die haben in Dresden ja nicht weit
Aber im Ernst, dass die wahrscheinliche Marktreife schon in 2H/05 kommt... das passt doch zeitlich ganz gut zur Einführung der dual core Opterons. Das die neuen 90nm DIEs damit schon umgehen könnten ist wohl sehr unwahrscheinlich. Aber die 2. Generation nächstes Jahr... wäre zumindest praktisch *spekulier*
ciao
Alex
@Opteron
Tut mir leid. Das sind mir zu gewagte Spekulationen.
Rein von der Ideologie des direkten Kontrollierens mit der CPU MUSS AMD GEGEN FBDIMM sein.
Denn dieser Infineonchip erledigt ein Teil der Kontrollerarbeit vom K8.
Das ist ein klarer Designphilosophiebruch. Für 2 1/2 Jahre wird auch niemals eine ServerCPU entworfen.
Und wäre mir ganz neu, dass eine Speichertechnologie zuerst am Servermarkt eingeführt werden soll. Der Profimarkt war in der Hinsicht immer sehr konservativ.
Derzeit ist nur ein Hersteller dabei immer wieder seine Roadmap zu ändern ... intel.
Und nur noch intel klebt am Buskonzept.
Nur intel könnte es gelegen sein, daher einen neuen Standard zu etablieren, andererseits versauen sie mit einer frühen Ankündigung von FB-DIMM DDR2.
Ich sehe diese Meldung eher als Erfolgsmeldung, dass so etwas gemacht werden kann. Kentron mit ihrem QDR-Verfahren hat ja auch schon ein Marktreifes Verfahren ... aber es liegt immer noch nicht in den Regalen.
Die Sache sähe schon anders aus, wenn AMD durchblicken lässt, dass dies feine Technologie ist. Da ist aber Sendepause. Zu DDR2 sagen sie zumindest, dass es derzeit noch kein Thema ist.
Die bedeutet glasklar (in meinem Teesatz) dass AMD im nächsten Jahr durchstartet mit DDR2 ... garantiert nicht mit FB-DIMM.
Für den K9 allerdings könnte solch eine serielle Speicherverbindung wieder passen. Bis dahin dürften alle bisherigen Busse aus dem PC verschwunden, oder nahezu bedeutungslos sein (so mein Teesatz).
Eventuell dankbar wären Sonderlösungen wie der Red Storm, die Technologieträger, Werbebanner aber auch Entwicklerplattform sind.
In diesem Supercomputer-Bereich könnten FB-DIMM schon vor dem Markt installiert werden, dort sind ja ganz besondere Anforderungen ... aber dies ist reine Spekulation ohne jegliche Basis (ganz trüber Teesatz).
MFG Bokill
Tut mir leid. Das sind mir zu gewagte Spekulationen.
Rein von der Ideologie des direkten Kontrollierens mit der CPU MUSS AMD GEGEN FBDIMM sein.
Denn dieser Infineonchip erledigt ein Teil der Kontrollerarbeit vom K8.
Das ist ein klarer Designphilosophiebruch. Für 2 1/2 Jahre wird auch niemals eine ServerCPU entworfen.
Und wäre mir ganz neu, dass eine Speichertechnologie zuerst am Servermarkt eingeführt werden soll. Der Profimarkt war in der Hinsicht immer sehr konservativ.
Derzeit ist nur ein Hersteller dabei immer wieder seine Roadmap zu ändern ... intel.
Und nur noch intel klebt am Buskonzept.
Nur intel könnte es gelegen sein, daher einen neuen Standard zu etablieren, andererseits versauen sie mit einer frühen Ankündigung von FB-DIMM DDR2.
Ich sehe diese Meldung eher als Erfolgsmeldung, dass so etwas gemacht werden kann. Kentron mit ihrem QDR-Verfahren hat ja auch schon ein Marktreifes Verfahren ... aber es liegt immer noch nicht in den Regalen.
Die Sache sähe schon anders aus, wenn AMD durchblicken lässt, dass dies feine Technologie ist. Da ist aber Sendepause. Zu DDR2 sagen sie zumindest, dass es derzeit noch kein Thema ist.
Die bedeutet glasklar (in meinem Teesatz) dass AMD im nächsten Jahr durchstartet mit DDR2 ... garantiert nicht mit FB-DIMM.
Für den K9 allerdings könnte solch eine serielle Speicherverbindung wieder passen. Bis dahin dürften alle bisherigen Busse aus dem PC verschwunden, oder nahezu bedeutungslos sein (so mein Teesatz).
Eventuell dankbar wären Sonderlösungen wie der Red Storm, die Technologieträger, Werbebanner aber auch Entwicklerplattform sind.
In diesem Supercomputer-Bereich könnten FB-DIMM schon vor dem Markt installiert werden, dort sind ja ganz besondere Anforderungen ... aber dies ist reine Spekulation ohne jegliche Basis (ganz trüber Teesatz).
MFG Bokill
Zuletzt bearbeitet:
Crashman
Grand Admiral Special
Interessant wäre doch, wenn in den FB Steuerchip ein HTr Interface eingearbeitet würde.
Ein Speichercontroller täte sich dann erledigen, dass Chipdesign würde sich vereinfachen...und über HTr auf Speicher zugreifen kann der A64/Opteron ja schon
MfG
Ein Speichercontroller täte sich dann erledigen, dass Chipdesign würde sich vereinfachen...und über HTr auf Speicher zugreifen kann der A64/Opteron ja schon
MfG
Keine gute Idee. Jedenfalls derzeit nicht.
Bei Dualopteronsystemen mit einer Speicheranbindung an einem Opteron erkennt man deutliche Schwächen. Die X-Fire-Bandwith reicht nicht (AMD Slang).
Derzeit hat es den Anschein, dass direkt angesteuerter Speicher schneller ist. Es ist ja nicht nur die Bandbreite wichtig, sondern auch die Zeit/Latenz für die Daten.
Da muss FB-DIMM mindestens genauso gut sein wie das Speicherinterface vom K8.
Aber genau dies ist ja der Knackpunkt. Es hat schon seine Gründe weswegen man unterscheiden muss zwischen SMP-Systemen ( "Multiprozessor" ) und Grid-Computern.
Die Zeit!
Bei kleinen SMP-Systemen (Dual K8) ist für beide Prozessoren der Speicher schnell verfügbar.
Bei Mega-Rechnern mit vielen Zellen, auch Nodes "Knoten" genannt, ist dies bei weitem viel schwieriger.
Dort driftet die Zeit zwischen den vielen Knoten intern (der einzelne Dualprozessorechner zb. ) und extern deutlich weg.
Tendenziell könnte man dies auch über diesen Zusatzprozessor für FB-DIMM sagen.
Zwar kann parallel über viel mehr Speicherzellen zugleich zugegriffen werden, aber die Daten werden zuerst
1. Gepuffert
2. Übersetzt in ein anderes Datenformat.
3. Gesendet
1. und 2. kosten Zeit. Bei fragmentierten kleinen Datenbrocken ist dies besonders schwerwiegend. Da helfen keine (kaum) Tricks, durch richtiges Raten, die Daten schon vorher aus dem Speicher zu holen.
Was man machen kann ist, dass viele Speicherzellen zugleich angesprochen werden.
Unklar ist für mich auch, ob die CPU dann immer noch die Einbildung (virtuell) hat herkömmlichen Speicher zu sehen. Dazwischen liegt ja ein ganz anderes Datenformat.
Wenn dann wieder dieses FB-DIMM Datenpaket wieder rückübersetzt wird in ein "pseudo" Speicherformat, dann kommt noch 4. die Rückübersetzung dazu. Auch dieses kostet Zeit.
Und dies war nur der Weg vom FB-DIMM zur CPU ... die CPU selber sendet ja auch Daten.
MFG Bokill
Bei Dualopteronsystemen mit einer Speicheranbindung an einem Opteron erkennt man deutliche Schwächen. Die X-Fire-Bandwith reicht nicht (AMD Slang).
Derzeit hat es den Anschein, dass direkt angesteuerter Speicher schneller ist. Es ist ja nicht nur die Bandbreite wichtig, sondern auch die Zeit/Latenz für die Daten.
Da muss FB-DIMM mindestens genauso gut sein wie das Speicherinterface vom K8.
Aber genau dies ist ja der Knackpunkt. Es hat schon seine Gründe weswegen man unterscheiden muss zwischen SMP-Systemen ( "Multiprozessor" ) und Grid-Computern.
Die Zeit!
Bei kleinen SMP-Systemen (Dual K8) ist für beide Prozessoren der Speicher schnell verfügbar.
Bei Mega-Rechnern mit vielen Zellen, auch Nodes "Knoten" genannt, ist dies bei weitem viel schwieriger.
Dort driftet die Zeit zwischen den vielen Knoten intern (der einzelne Dualprozessorechner zb. ) und extern deutlich weg.
Tendenziell könnte man dies auch über diesen Zusatzprozessor für FB-DIMM sagen.
Zwar kann parallel über viel mehr Speicherzellen zugleich zugegriffen werden, aber die Daten werden zuerst
1. Gepuffert
2. Übersetzt in ein anderes Datenformat.
3. Gesendet
1. und 2. kosten Zeit. Bei fragmentierten kleinen Datenbrocken ist dies besonders schwerwiegend. Da helfen keine (kaum) Tricks, durch richtiges Raten, die Daten schon vorher aus dem Speicher zu holen.
Was man machen kann ist, dass viele Speicherzellen zugleich angesprochen werden.
Unklar ist für mich auch, ob die CPU dann immer noch die Einbildung (virtuell) hat herkömmlichen Speicher zu sehen. Dazwischen liegt ja ein ganz anderes Datenformat.
Wenn dann wieder dieses FB-DIMM Datenpaket wieder rückübersetzt wird in ein "pseudo" Speicherformat, dann kommt noch 4. die Rückübersetzung dazu. Auch dieses kostet Zeit.
Und dies war nur der Weg vom FB-DIMM zur CPU ... die CPU selber sendet ja auch Daten.
MFG Bokill
rkinet
Grand Admiral Special
Rückschritt oder Fortschritt für AMD ?
Die FB-DIMM Anbindung verhält sich meiner Meinung nach wie heute der Zugriff auf eine zweiten Opteron per HTr (s. Bokill), aber mit 6 GBit/s je Leitung vs. 1,6 GBit/s heute.
Auch hängt der Controller an einem Speicher (so geplant) Typ DDR-II 800, also Latenzeit wie DDR-I 400 und doppelter max. Tranferrate. Ein (zweiter) Opteron bietet heute meist reg. DDR-I 333.
Bleibt eben der Vergleich mit dem direkten Onchip DRAM-Controller.
Nüchtern betrachtet ist festzuhalten, daß es elektrisch immer enger wird für schnelle, aber 'unintelligente' Anbindungen vom Speicher. Ob dies DB-DIMM sein wird, muß man aber sehen.
Bei AMD ist ja eh bis DDR-II 667 nicht die Notwendigkeit den DDR-I 400 Zug zu verlassen. Zumindest ist per FB-DIMM aber das DDR-II als Standard wieder sehr fraglich geworden.
AMD wird Intel erst weiter experimentieren lassen - Handlungsbedarf ist nicht gegeben.
Die FB-DIMM Anbindung verhält sich meiner Meinung nach wie heute der Zugriff auf eine zweiten Opteron per HTr (s. Bokill), aber mit 6 GBit/s je Leitung vs. 1,6 GBit/s heute.
Auch hängt der Controller an einem Speicher (so geplant) Typ DDR-II 800, also Latenzeit wie DDR-I 400 und doppelter max. Tranferrate. Ein (zweiter) Opteron bietet heute meist reg. DDR-I 333.
Bleibt eben der Vergleich mit dem direkten Onchip DRAM-Controller.
Nüchtern betrachtet ist festzuhalten, daß es elektrisch immer enger wird für schnelle, aber 'unintelligente' Anbindungen vom Speicher. Ob dies DB-DIMM sein wird, muß man aber sehen.
Bei AMD ist ja eh bis DDR-II 667 nicht die Notwendigkeit den DDR-I 400 Zug zu verlassen. Zumindest ist per FB-DIMM aber das DDR-II als Standard wieder sehr fraglich geworden.
AMD wird Intel erst weiter experimentieren lassen - Handlungsbedarf ist nicht gegeben.
Crashman
Grand Admiral Special
Nunja,
klar ist der Zugriff per HTr bei Dual Opteron Systemen derzeit langsamer. Der eine Opteron muss ja erst per HTr auf den anderen Opteron zugreifen und dieser wiederum muss sein Speicherinterface dazu bekommen mit Daten rauszurücken.
Wenn allerdings (z.B. eine spezielle Subversion) des HTr Protokolls auf Speichertransfers spezialisiert wird, sollte man eine universelle einfache und schnelle Anbindung erhalten.
MfG
klar ist der Zugriff per HTr bei Dual Opteron Systemen derzeit langsamer. Der eine Opteron muss ja erst per HTr auf den anderen Opteron zugreifen und dieser wiederum muss sein Speicherinterface dazu bekommen mit Daten rauszurücken.
Wenn allerdings (z.B. eine spezielle Subversion) des HTr Protokolls auf Speichertransfers spezialisiert wird, sollte man eine universelle einfache und schnelle Anbindung erhalten.
MfG
PuckPoltergeist
Grand Admiral Special
static-RAM? Wer soll denn das bezahlen. Mal davon abgesehen gehen dann die Kapazitäten in den Keller.
@Crashman
Ich habe zwar auch grünes Blut, aber "Universell" sprich Industrieübergreifender Standard ist Hypertransport noch nicht.
Genau dieses ist ja ein weiterer Knackpunkt. Standards!
Die Speicherindustrie geiert nach Verfahren/ Übertragungsprotokollen, die keine Lizenzen kosten, oder eigene Patente gefährden könnte.
Deswegen wird RAMBUS wahrscheinlich "nie wieder" (20 Jahre? )einen Fuss in den offenen Speichermarkt bekommen, und wenn sie noch so clevere Übertragungsverfahren haben (was sie auch auch haben, Stíchworte: X-DR, Redwood etct. ).
Für abgeschlossene Umgebungen hingegen werden heute schon fortschrittlichere Speicherstandards verwendet.
Prozessorhersteller sind auch darauf angewiesen, dass sie auf akzeptierte Standards aufbauen ...
schon deswegen ist FB-DIMM Zukunftsmusik, erst Recht mit einem (an sich sinnvollen) Verfahren auf Hypertransporttechnologie.
RAMBUS ist derzeit mit einem Verfahren dran, dass nicht mit DDR-Verfahren, sondern einem 8x Verfahren arbeitet.
MFG Bokill
Ich habe zwar auch grünes Blut, aber "Universell" sprich Industrieübergreifender Standard ist Hypertransport noch nicht.
Genau dieses ist ja ein weiterer Knackpunkt. Standards!
Die Speicherindustrie geiert nach Verfahren/ Übertragungsprotokollen, die keine Lizenzen kosten, oder eigene Patente gefährden könnte.
Deswegen wird RAMBUS wahrscheinlich "nie wieder" (20 Jahre? )einen Fuss in den offenen Speichermarkt bekommen, und wenn sie noch so clevere Übertragungsverfahren haben (was sie auch auch haben, Stíchworte: X-DR, Redwood etct. ).
Für abgeschlossene Umgebungen hingegen werden heute schon fortschrittlichere Speicherstandards verwendet.
Prozessorhersteller sind auch darauf angewiesen, dass sie auf akzeptierte Standards aufbauen ...
schon deswegen ist FB-DIMM Zukunftsmusik, erst Recht mit einem (an sich sinnvollen) Verfahren auf Hypertransporttechnologie.
RAMBUS ist derzeit mit einem Verfahren dran, dass nicht mit DDR-Verfahren, sondern einem 8x Verfahren arbeitet.
MFG Bokill
Zuletzt bearbeitet:
Der Schlitzer
Admiral Special
- Mitglied seit
- 15.02.2002
- Beiträge
- 1.063
- Renomée
- 9
amd wär schön blöd, wenn sie auf ddr2 setzen. daher stellt sich für sie natürlich die frage nach einem adäquaten nachfolger für ddr400.
leider haben sie wohl momentan die 'wir nehmen alles was sich durchsetzt' mentalität, jedenfalls macht es so den eindruck.
die fb-dimms sind zwar auchn alter hut, aber mal sehen was sie so bringen
leider haben sie wohl momentan die 'wir nehmen alles was sich durchsetzt' mentalität, jedenfalls macht es so den eindruck.
die fb-dimms sind zwar auchn alter hut, aber mal sehen was sie so bringen
PuckPoltergeist
Grand Admiral Special
Und wieso? Was spricht denn gegen DDR2-RAM?
Der Schlitzer
Admiral Special
- Mitglied seit
- 15.02.2002
- Beiträge
- 1.063
- Renomée
- 9
Naja nur soviel, der A64 lebt von geringen Latenzen und bei DDR2 stehen die fett drauf. Selbst 4-4-4-12er DDR2-RAM wird "incredibly low latency" genannt 
Original geschrieben von p4z1f1st
1. würd ich das auch gerne wissen
2. hab ich mir die Frage schon selber beantwortet, indem ich mir dein Geburtsdatum im Profil angeschaut habe![:]](https://www.planet3dnow.de/vbulletin/images/smilies/rolleyes.gif "Augen rollen (sarkastisch) :]")
![mtb][sledgehammer](/data/avatars/m/1/1883.jpg?1596828194){kind=avatar}
mtb][sledgehammer
Grand Admiral Special
Deshalb setzt AMD auch noch nicht auf DDR II. Ab PC667 und erst recht mit PC800 wird sich aber DDR2 deutlich vom guten alten PC400 RAM absetzen können. DDR1 hat einfach nicht das Potenzial solch hohe Taktraten zu erreichen, zumindest nicht in akzeptablen Temperaturen. (An dieser Stelle nochmal die Vorteile von DDR2: geringere Spannung, on-Die-Terminierung, Realtakt des Speichers, gegenüber DDR1 halbiert)
mal nur hier meine meinung kund getan, denn ansonsten ist es ja immer die wahrheit über die welt 
also: ich denke, es ist sicher, daß amd erst bei ddr2@800 einsteigt. wahrscheinlich sind sie schon noch abwärtskompatibel, warum auch nicht? aber mit jedem monat, in dem ddr2 nicht seinen siegszug antritt, können sie froh sein. zum einen, weil sie ohne änderung (=billig) konkurrenzfähig bleiben und zum anderen, weil mit jedem vergehenden monat die möglichkeit wächst, daß der kommende ram-standard ihnen einen leistungszuwachs beschehrt. anders eben als bei intel mit ihren jetzigen boards mit pci-e, btx und ddr2. es hat eben auch vorteile, nicht marktführer zu sein... meines erachtens brauchen erst die cpus mit dual-core höhere bandbreite. für single-core reicht der sockel939 doch noch locker über die 3ghz, sieht man ja bei intel, ist also null druck da...
da die dual-cores aber sowieso zuerst für server gedacht sind, wo das registered und ecc-ram sowieso bremst durch höhere latenz, ist der zusätzliche latenzanstieg nicht so gravierend. wobei: gibt es schon ddr2 registered und mit ecc als norm? habe ich noch nicht von gehört. daher wieder mein argument: jeder monat, der vergeht in dieser sache, ist gut für amd: wenn sie ddr2 eigentlich primär bräuchten für dual-core systeme, ist einfach jeder monat weniger differnenz zwischen dual-core einführung und ddr2 übernahme ein gewonnener monat...
also: ich denke, es ist sicher, daß amd erst bei ddr2@800 einsteigt. wahrscheinlich sind sie schon noch abwärtskompatibel, warum auch nicht? aber mit jedem monat, in dem ddr2 nicht seinen siegszug antritt, können sie froh sein. zum einen, weil sie ohne änderung (=billig) konkurrenzfähig bleiben und zum anderen, weil mit jedem vergehenden monat die möglichkeit wächst, daß der kommende ram-standard ihnen einen leistungszuwachs beschehrt. anders eben als bei intel mit ihren jetzigen boards mit pci-e, btx und ddr2. es hat eben auch vorteile, nicht marktführer zu sein... meines erachtens brauchen erst die cpus mit dual-core höhere bandbreite. für single-core reicht der sockel939 doch noch locker über die 3ghz, sieht man ja bei intel, ist also null druck da...
da die dual-cores aber sowieso zuerst für server gedacht sind, wo das registered und ecc-ram sowieso bremst durch höhere latenz, ist der zusätzliche latenzanstieg nicht so gravierend. wobei: gibt es schon ddr2 registered und mit ecc als norm? habe ich noch nicht von gehört. daher wieder mein argument: jeder monat, der vergeht in dieser sache, ist gut für amd: wenn sie ddr2 eigentlich primär bräuchten für dual-core systeme, ist einfach jeder monat weniger differnenz zwischen dual-core einführung und ddr2 übernahme ein gewonnener monat...
@Treverer
Hmmm is n guter Einwand mit ECC-DDRII RAM. Is jedenfalls notwendig für Server Workstations.
Müsste man sich schlau machen, was Infineon und Co so alles auf der Theke haben.
Das Validieren in diesem Breich kostet, sowohl Zeit, als auch Geld. So gesehen spricht derzeit noch weniger für FB-DIMM.
Nachtrag:
Nee ECC einzeln/und Buffered sind auch mit DDR2 schon da
Dank der News auf P3D Crucial stellt Ballistix Speicherfamilie vor kann man`s ja leicht nachvollziehen.
Übrigens nennen sich die Dinger offiziell
PC2-3200 (DDR2-400)
PC2-4200 (DDR2-533)
PC2-5300 (DDR2-667)
Die Begriffe in den Klammern sind nur inoffiziell.
MFG Bokill
Hmmm is n guter Einwand mit ECC-DDRII RAM. Is jedenfalls notwendig für Server Workstations.
Müsste man sich schlau machen, was Infineon und Co so alles auf der Theke haben.
Das Validieren in diesem Breich kostet, sowohl Zeit, als auch Geld. So gesehen spricht derzeit noch weniger für FB-DIMM.
Nachtrag:
Nee ECC einzeln/und Buffered sind auch mit DDR2 schon da
Dank der News auf P3D Crucial stellt Ballistix Speicherfamilie vor kann man`s ja leicht nachvollziehen.
Übrigens nennen sich die Dinger offiziell
PC2-3200 (DDR2-400)
PC2-4200 (DDR2-533)
PC2-5300 (DDR2-667)
Die Begriffe in den Klammern sind nur inoffiziell.
MFG Bokill
Zuletzt bearbeitet:
themk
Grand Admiral Special
Mal ein paar allgemeine Fragen zu Speicher:
War das kleinste nicht die Zelle? Die dann 1 Byte enthällt?
Was ist wenn man diese Zellen parallel schaltet, ähnlich wie bei Raid 0.
Um Zelle 0 auszulesen existiert nicht mehr eine physikalisch Zelle 0, deren komplette 8 Bit ausgelesen werden, sondern für den Prozessor eine virtuelle Zelle 0, in Wirklichkeit handelt es sich bei dieser Zelle um die 1ersten Bits von Zelle 0-7.
Wird das schon so gemacht? Wieso kann man das nicht machen? und wie sieht es in der Hinsicht mit FB-DIMM aus?
Das ganze müsste ausgeklügelt so funktionieren, dass nicht jedes einzelne Bit angesprochen werden muss...
War das kleinste nicht die Zelle? Die dann 1 Byte enthällt?
Was ist wenn man diese Zellen parallel schaltet, ähnlich wie bei Raid 0.
Um Zelle 0 auszulesen existiert nicht mehr eine physikalisch Zelle 0, deren komplette 8 Bit ausgelesen werden, sondern für den Prozessor eine virtuelle Zelle 0, in Wirklichkeit handelt es sich bei dieser Zelle um die 1ersten Bits von Zelle 0-7.
Wird das schon so gemacht? Wieso kann man das nicht machen?
und wie sieht es in der Hinsicht mit FB-DIMM aus?Das ganze müsste ausgeklügelt so funktionieren, dass nicht jedes einzelne Bit angesprochen werden muss...
