AMD liefert bereits M2 Samples - DDR-II ab Q1'06 im Handel
- Ersteller rkinet
- Erstellt am
rkinet
Grand Admiral Special
http://www.digitimes.com/news/a20051017A7037.html
Es erscheint mir realistisch, daß AMD (außer Pazifica) im Prinzip die Kerne gleich läßt. Allerdings stehen nun 95 A statt 80 A zur Verfügung, was mehr Takt gerade bei DC ermöglicht.
DDR-II scheint nicht Einfluß auf das PR+ Rating zu bekommen.
Tippe auf folgende Produkte (auf Vermutung 5000+ = 2,667 GHz / PR+ Erniedrigung kompensiert die größeren L2 bei Intel):
(Dual-Core)
FX2 xyz / 2* 1M / 2,83 GHz (wohl fast 90A bei 1,40 V = ca. 125 Watt)
X2 5000+ / 2* 1M / 2,667 GHz
X2 4700+ / 2* 1M / 2,500 GHz
X2 4500+ / 2* 512 / 2,500 GHz
X2 4300+ / 2* 1M / 2,333 GHz
X2 4000+ / 2* 512 / 2,333 GHz
X2 4000+ / 2* 1M / 2,167 GHz (max. 65 A ? - s.u.)
X2 3800+ / 2* 512 / 2,167 GHz (max. 65 A ? - s.u. )
(Single-Core)
FX59 / 1M / 3,000 GHz { jetzt doch FX60 - s. http://www.the-inquirer.com/?article=27283)
4000+ / 1M / 2,500 GHz
3800+ / 512 / 2,500 GHz
3700+ / 1M / 2,333 GHz
3500+ / 512 / 2,333 GHz
3400+ / 1M / 2,167 GHz oder
3400+ / 1M / 2,333 GHz (Single-Channel - s.u.)
3200+ / 512 / 2,167 GHz
3000+ / 512 / 2,000 GHz oder
3000+ / 512 / 2,167 GHz (Single-Channel - s.u.)
zzgl. Sempron 3200+/3400+ mit 128k/ 256k bei 1,83 oder 2,00 GHz (Single-Channel)
Gibts vielleicht So. M2 in zwei Varianten ?
Intel hat ja auch schon getrennt und AMD könnte 65 A bzw. 95 A definieren.
Fast alle 90nm Single-Core (außer FX) liegen bei 67 Watt / ca. 50A,
die geringer getakteten DC könnten bei 1,30 V auf ca. 60-65A kommen.
AMD könnte sogar Single-Channel DRAM Zugriff ermöglichen (wie nvidia bei der nforce2) und auf dem gleichen Board auch Dual-Channel. Beim Sempron (für M2) wäre dies sinnvoll, vielleicht auch für Office A64.
Es würden dann 3 DRAM-Sockets ausreichen und man könnte nur mit einem Riegel bestücken.
Dual-Core CPUs auf solchen Budget-Boards hätten dann einen DRAM-Bereich mit Dual-Zugriff,
einen anderen mit Single-Channel. Interessant bei onboard-Grafik und z.B. einer 1M-L2 CPU.
Im OEM-Markt wäre ein 65 A Board sicherlich sehr interessant und Single-Channel DDR-II 667 ebenso.
Ab 65nm würden auch deutlich mehr DC für diese Plattform verfügbar werden.
Dürfte dann Stepping 'F' / DDR-II 667 werden.
Es erscheint mir realistisch, daß AMD (außer Pazifica) im Prinzip die Kerne gleich läßt. Allerdings stehen nun 95 A statt 80 A zur Verfügung, was mehr Takt gerade bei DC ermöglicht.
DDR-II scheint nicht Einfluß auf das PR+ Rating zu bekommen.
Tippe auf folgende Produkte (auf Vermutung 5000+ = 2,667 GHz / PR+ Erniedrigung kompensiert die größeren L2 bei Intel):
(Dual-Core)
FX2 xyz / 2* 1M / 2,83 GHz (wohl fast 90A bei 1,40 V = ca. 125 Watt)
X2 5000+ / 2* 1M / 2,667 GHz
X2 4700+ / 2* 1M / 2,500 GHz
X2 4500+ / 2* 512 / 2,500 GHz
X2 4300+ / 2* 1M / 2,333 GHz
X2 4000+ / 2* 512 / 2,333 GHz
X2 4000+ / 2* 1M / 2,167 GHz (max. 65 A ? - s.u.)
X2 3800+ / 2* 512 / 2,167 GHz (max. 65 A ? - s.u. )
(Single-Core)
FX59 / 1M / 3,000 GHz { jetzt doch FX60 - s. http://www.the-inquirer.com/?article=27283)
4000+ / 1M / 2,500 GHz
3800+ / 512 / 2,500 GHz
3700+ / 1M / 2,333 GHz
3500+ / 512 / 2,333 GHz
3400+ / 1M / 2,167 GHz oder
3400+ / 1M / 2,333 GHz (Single-Channel - s.u.)
3200+ / 512 / 2,167 GHz
3000+ / 512 / 2,000 GHz oder
3000+ / 512 / 2,167 GHz (Single-Channel - s.u.)
zzgl. Sempron 3200+/3400+ mit 128k/ 256k bei 1,83 oder 2,00 GHz (Single-Channel)
Gibts vielleicht So. M2 in zwei Varianten ?
Intel hat ja auch schon getrennt und AMD könnte 65 A bzw. 95 A definieren.
Fast alle 90nm Single-Core (außer FX) liegen bei 67 Watt / ca. 50A,
die geringer getakteten DC könnten bei 1,30 V auf ca. 60-65A kommen.
AMD könnte sogar Single-Channel DRAM Zugriff ermöglichen (wie nvidia bei der nforce2) und auf dem gleichen Board auch Dual-Channel. Beim Sempron (für M2) wäre dies sinnvoll, vielleicht auch für Office A64.
Es würden dann 3 DRAM-Sockets ausreichen und man könnte nur mit einem Riegel bestücken.
Dual-Core CPUs auf solchen Budget-Boards hätten dann einen DRAM-Bereich mit Dual-Zugriff,
einen anderen mit Single-Channel. Interessant bei onboard-Grafik und z.B. einer 1M-L2 CPU.
Im OEM-Markt wäre ein 65 A Board sicherlich sehr interessant und Single-Channel DDR-II 667 ebenso.
Ab 65nm würden auch deutlich mehr DC für diese Plattform verfügbar werden.
Zuletzt bearbeitet:
walljumper
Lieutnant
- Mitglied seit
- 25.01.2005
- Beiträge
- 84
- Renomée
- 0
Warum sollen die ratings so niedrig sein?
2*1M 2400Mhz @S939 sind ja schon 4800+ warum sollen 100Mhz mehr je core und DDR2 support weniger sein? versteh ich nich
rkinet
Grand Admiral Special
AMD könnte hier etwas die bessere Performance bei Intel durch 2M (Presler) kompensieren.
DDR-II sollte man nicht überbewerten.
Bei DDR-II 667 ist im Vergleich zu DDR-I 400 die Latenzzeit höher.
Bei einem 2* 1M Core bringt der höhere Durchsatz von DDR-II sicherlich nicht viel.
AMD verpflanzt ja sogar den Turion X2 auf den nur Single-Channel S1.
Statt 2,5 GHz ( 15* 166 MHz) könnte also 2,67 GHz nötig sein und im Nebeneffekt die neue Plattform wirklich zügiger laufen.
Nichts wäre peinlicher, wenn ein X2 4800+ /So.939 gleichauf oder teils besser als
ein X2 5000+ /So. M2 wäre. Intel hatte ja deshalb Anlaufschwierigkeiten mit DDR-II.
Es gibt auch widersprüchliche Infos durch den 'FX60'.
Als Dual-Core käme er mit 2* 2,67 GHz aus um preislich ähnlich wie der FX57 positioniert zu werden, aber das habe ich ja dem X" 5000+ zugeordnet.
Warten wir mal ab ...
walljumper
Lieutnant
- Mitglied seit
- 25.01.2005
- Beiträge
- 84
- Renomée
- 0
Ein Compiler schafft das auch ^^
Naja ich würde mal auf gleiches Rating wie bisher tippen also 2*1M 2,4 ghz -> 4800+
andr_gin
Grand Admiral Special
- Mitglied seit
- 12.06.2003
- Beiträge
- 3.052
- Renomée
- 24
- Standort
- St. Pölten (60km westlich von Wien)
Die 67 Watt sind doch nur eine plattformspezifische Größe, die in der Realität nie erreicht wird. Das heißt nur, dass das Board 67Watt liefern muss, was aber erst durchs OCing ausgenützt wird. Ein 2GHz Venice mit 1,4V braucht ca. 40Watt unter Volllast. DC CPUs werden mit etwas weniger VCore laufen (1,2-1,3V), wo wir dann auf ca. 60-70 Watt bei 2GHz kommen. Bei 3 GHz wären es um die 90-100 Watt real, wobei AMD jedoch bis dorthin schon auf 65nm umgestiegen sein wird, was meiner Schätzung nach den Stromverbrauch auf 2/3 absenken wird, womit wir wieder auf ca. 60-70Watt wären. 125Watt halte ich für absolut unrealistisch genauso wie die 1,4V bei der Auslieferung.
Du kannst auch in ein normales S939 System einen RAM-Riegel einbauen und der A64 betreibt diesen dann im Single Channel.
Wie gesagt halte ich 65A für etwas zu hoch. Bei 1,3V wären das 85Watt bei 2GHz.
Das Rating kommt jedoch ganz gut hin. Für 2x1MB und 2,67GHz sollen 5000+ kommen: http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1128268431
rkinet
Grand Admiral Special
http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/23792.pdf
Schon zu K7 1400er Zeiten waren wir über 40 A und dies noch weit über 1,5V.
AMD orientiert sich an Volt * Ampere (max.) bei seinen Watt-Angaben.
Auch wenn es nur um Bruchteile von Milisekunden geht, die Stromversorgung darf nicht einbrechen.
Intel hat sogar bei LGA 775 / 84 Watt / 1,25-1,40 V bei 78 A (s. http://download.intel.com/design/celeron/datashts/30409205.pdf) , höhere P4 noch deutlich mehr Bedarf.
Beim Conroe (60-90 Watt) ligen wir aber wieder im unteren Bereich.
Auch benötigt AMD bei 65/45nm wieder geringere Vcc (Spannung - vielleicht 1,1 bis 1,25 V), da muss aber dann der Strom (A) steigen.
Ampere bedeutet immer auch kräftiger dimensionierte Kondensatoren und da sinkt der Preis nicht mehr. Man muss sich vor Augen halten, die Kunden Mitte/Ende 2006 M2-Mainboards etwa auf So.A Preisniveau erwarten - bei 95A Designs wirds da sehr eng.
zu Single Channel:
Da stelle ich mir Produkte vor, die nur im Single DDR-II 667 (o.800) laufen.
Die Boards könnten dann zwei oder drei DRAM-Sockets haben, wobei eben nur min. ein Socket ohne Performanceverlust bestückt wird. Gerade ein Sempron sollte gedrosselt sein, macht sich AMD ja damit Konkurrenz.
Auch muss AMD wg. der Performance nicht an Dual-Channel im unteren Bereich festhalten. Per Fab36 hat man mit 90nm und besonders später einmal mit 65nm (Sempron mit S-Core 512k o. 1M -L2 ?) wäre DualChannel nicht unbedingt nötig.
rkinet
Grand Admiral Special
Es gibt nicht offizielles, aber es ist trotzdem kein großes Geheimnis:
So. 1207 - nur Server
So. M2 = 940 Pins
So. S1 = 638 Pins
s. http://winfuture.de/news,20360.html
-------------
http://www.the-inquirer.com/?article=27283
FX60 = Single-Core 3,0 GHz ?! (nur So. M2 ? - wg. Strombedarf)
FX57 = Single-Core 2,8 und 2,83 GHz (So. 939 / M2 ) ??
5000+ = X2-Core 2,67 GHz
u.s.w.
Zuletzt bearbeitet:
Hmm also doch 940 Pins. Hmm, dann muss man doch etliche Massepinszusammen gefasst haben, damit man auf so wenig kommt. Denn rein vom rechnerischen müsste das beim Umstieg auf DDR2 auf über 1000 Pins ansteigen. *grübel*
HenryWince
Vice Admiral Special
- Mitglied seit
- 06.08.2003
- Beiträge
- 673
- Renomée
- 23
> Denn rein vom rechnerischen müsste das beim Umstieg auf DDR2 auf über 1000 Pins ansteigen. *grübel*
Wie kommst den darauf? Die Anzahl der Pins auf den DIMMs kann man nich Vergleichen und ausserdem gibts noch bei S939/S940 noch NC Pins...
Wie kommst den darauf? Die Anzahl der Pins auf den DIMMs kann man nich Vergleichen und ausserdem gibts noch bei S939/S940 noch NC Pins...
Es war ja nur die überlegen das man die zusätzlichen zu DDR2 einfach addiert. Was so aber nicht hinkommt. Es war ja auch nur ne Frage, weil ich mir das nun nur rein mathematisch überlegt habe und man immer irgendwo was gelesen hatte nur nix genaues. Deswegen wollte ich einfach nur nachfragen, damit man wieder nen bissel lernt. Ich mag ja nicht doof sterben. 
Die Pinfrage ist so alt wie der Opteron (wenn nicht sogar älter), das wurde vor 2 Jahren schon lebhaft diskutiert.
-> Spezielle P3D Opteronlinksammlung
Eine Lösung war damals im Forum nicht in Sicht. Aber schon damals wies ich auf die vielen Pins für Masse hin, bzw. dass nur ein kleiner Bruchteil der Pins auf dem Sockel 754/940/993 tatsächlich für Daten zuständig ist (Führte unter anderem zum damaligen HyperTransportlinkartikel).
Da ist eine Umdefinierung der Pins nur eine Boundingfrage in der Endverpackung, keine grundsätzliche Schwierigkeit. Im Laufe der Zeit schwirrten auch Gerüchte herum, dass auch die jetzigen K8 Modelle (E Revisionen?) schon einen DDR2 Speicherkontroller drin haben.
Das DDR2 AMD vermutlich derzeit nicht verdrahtet hat, ist keine Frage der Technologie, sondern der Produktpolitik und Marketing. Auf anderen Geschäftsfeldern hat AMD sogar eigene DDR2 Speicherkontroller im Einsatz. Und auch IBM mit dem Power 5 zeigt, dass es grundsätzlich kein Problem ist eine CPU mit einem Kombi-Speicherkontroller zu machen.
AMD hätte mit seinem konservativen DDR1 (Marketing-)Ansatz ja auch den Markt völlig fehleinschätzen können. Die beständigen Fragen zu DDR2 im Stil von:
"Ich will DDR2 haben, weil neu und prima, kann ich auch AMD-Mainbords mit der Supa-Dupa Technologie DDR2 kaufen, auch schon im Jahr 2005? " ...
selbstverständlich haben solche Fragenden so gut wie nie vergleichende Speicherbenches DDR1 vs DDR2 gesehen, ich schon, aber das ist ein anderes Thema zum Benchmarkmärchen/Mythen-Komplex ...
MFG Bobo(2005)
-> Spezielle P3D Opteronlinksammlung
Eine Lösung war damals im Forum nicht in Sicht. Aber schon damals wies ich auf die vielen Pins für Masse hin, bzw. dass nur ein kleiner Bruchteil der Pins auf dem Sockel 754/940/993 tatsächlich für Daten zuständig ist (Führte unter anderem zum damaligen HyperTransportlinkartikel).
Da ist eine Umdefinierung der Pins nur eine Boundingfrage in der Endverpackung, keine grundsätzliche Schwierigkeit. Im Laufe der Zeit schwirrten auch Gerüchte herum, dass auch die jetzigen K8 Modelle (E Revisionen?) schon einen DDR2 Speicherkontroller drin haben.
Das DDR2 AMD vermutlich derzeit nicht verdrahtet hat, ist keine Frage der Technologie, sondern der Produktpolitik und Marketing. Auf anderen Geschäftsfeldern hat AMD sogar eigene DDR2 Speicherkontroller im Einsatz. Und auch IBM mit dem Power 5 zeigt, dass es grundsätzlich kein Problem ist eine CPU mit einem Kombi-Speicherkontroller zu machen.
AMD hätte mit seinem konservativen DDR1 (Marketing-)Ansatz ja auch den Markt völlig fehleinschätzen können. Die beständigen Fragen zu DDR2 im Stil von:
"Ich will DDR2 haben, weil neu und prima, kann ich auch AMD-Mainbords mit der Supa-Dupa Technologie DDR2 kaufen, auch schon im Jahr 2005? " ...
selbstverständlich haben solche Fragenden so gut wie nie vergleichende Speicherbenches DDR1 vs DDR2 gesehen, ich schon, aber das ist ein anderes Thema zum Benchmarkmärchen/Mythen-Komplex ...
MFG Bobo(2005)
rkinet
Grand Admiral Special
http://www.pcwelt.de/news/hardware/122900/index1.html
So. M2 vorgesehen für DDR-II 667/800 und wahrscheinlich DDR-III.
Es überrascht der Referenztakt 333 bzw. 400 MHz bei DDR-II 800, ich hatte 166 bzw. 200 MHz vermutet
Wie schon als Gerücht im Umlauf hat der X2 5000+ 2*1MB und 2,667 GHz .
Das elektrische Design am Socket (mit 940 Pins) wurde abgeändert und ist nicht kompatibel (Zusatzpin verhindert Falschbestückung) zum 939.
Dafür kommt der 3400+ für den So.939 - wohl Anf. 2006.
So. M2 vorgesehen für DDR-II 667/800 und wahrscheinlich DDR-III.
Es überrascht der Referenztakt 333 bzw. 400 MHz bei DDR-II 800, ich hatte 166 bzw. 200 MHz vermutet
Wie schon als Gerücht im Umlauf hat der X2 5000+ 2*1MB und 2,667 GHz .
Das elektrische Design am Socket (mit 940 Pins) wurde abgeändert und ist nicht kompatibel (Zusatzpin verhindert Falschbestückung) zum 939.
Dafür kommt der 3400+ für den So.939 - wohl Anf. 2006.
![mtb][sledgehammer](/data/avatars/m/1/1883.jpg?1596828194){kind=avatar}
mtb][sledgehammer
Grand Admiral Special
Alleine dieser Satz sagt mir, dass die Quelle nicht besonders gut sein kann:
1.) Liegt IMO die Referenz der HT Schnittstelle bei 200 MHz, ergo wäre sie nicht unverändert.
2.) Beträgt die Frequenz dieser Schnittstelle nicht 250 MHz sondern je nach Einstellung 200 MHz, 400 MHz, 600 MHz, 800 MHz oder 1000 MHz (oder eine OC Einstellung
)3.) Effektiv ist es sogar das doppelte also 400 bis 2000 MT/s
Also 3 Fehler in einem Satz, wieviele Fehler sind drumherum?
Und wie soll eine 250/1000 MHz Schnittstelle zu einem 2,67 GHz Kern passen? Das wäre dann definitiv alles andere als synchron
![:]](https://www.planet3dnow.de/vbulletin/images/smilies/rolleyes.gif "Augen rollen (sarkastisch) :]")
Bei solchen Sätzen frage ich mich wofür die als Journalisten Knete bekommen ...
Und oh Wunder wie geheimnisvoll ... DDR2 soll später auch noch auf PC2 6400 gehen ... boahh ... WIE EXKLUSIV ... nur für die pcwelt offenbart! ... Die JDEC spricht schon seit DDR2 auch über DDR3, und die waren sich schon recht früh einig, dass die Grenze zwischen DDR2 und DDR3 bei "800 MHz" liegt (is immer noch der physikalische Takt von 200 MHz in den DDR2 Speicherzellen selber, ein Takt der jetzt schon bei PC 3200 länger möglich ist).
Technologisch ist DDR3 vermutlich noch näher an DDR2, als DDR2 zu DDR1 ... auch hier keine Sensation, wenn auch dies nicht wirklich sicher ist. Das kann man lediglich als feste Absichtserkärung sehen.
MFG Bobo(2005)
Der Referenztakt steigt ... schön schön ...
hat da jemand zuviel in den Dokus zu Intels P4 Bus mit dem QDR-Verfahren reingeschaut?
Und oh Wunder wie geheimnisvoll ... DDR2 soll später auch noch auf PC2 6400 gehen ... boahh ... WIE EXKLUSIV ... nur für die pcwelt offenbart! ... Die JDEC spricht schon seit DDR2 auch über DDR3, und die waren sich schon recht früh einig, dass die Grenze zwischen DDR2 und DDR3 bei "800 MHz" liegt (is immer noch der physikalische Takt von 200 MHz in den DDR2 Speicherzellen selber, ein Takt der jetzt schon bei PC 3200 länger möglich ist).
Technologisch ist DDR3 vermutlich noch näher an DDR2, als DDR2 zu DDR1 ... auch hier keine Sensation, wenn auch dies nicht wirklich sicher ist. Das kann man lediglich als feste Absichtserkärung sehen.
MFG Bobo(2005)
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
mtb][sledgehammer;2459705 schrieb:Alleine dieser Satz sagt mir, dass die Quelle nicht besonders gut sein kann:
1.) Liegt IMO die Referenz der HT Schnittstelle bei 200 MHz, ergo wäre sie nicht unverändert.
2.) Beträgt die Frequenz dieser Schnittstelle nicht 250 MHz sondern je nach Einstellung 200 MHz, 400 MHz, 600 MHz, 800 MHz oder 1000 MHz (oder eine OC Einstellung
3.) Effektiv ist es sogar das doppelte also 400 bis 2000 MT/s
Also 3 Fehler in einem Satz, wieviele Fehler sind drumherum?
Und wie soll eine 250/1000 MHz Schnittstelle zu einem 2,67 GHz Kern passen? Das wäre dann definitiv alles andere als synchron
Schließe ich mich an, ziemlich Müll das Ganze.
Was mir auch noch sauer aufstößt ist der Referenztakt der angeblich ja 333 bzw. 400 Mhz betragen soll. Soll das bedeuten, der Referenztakt ist nicht mehr unabhängig vom Speichertakt ? Wenn ja haben wir ~ 2007 wieder zig Foreneinträge wie in seligen Athlon Zeiten: "Mein Athlon läuft nur auf 1100 Mhz statt 1466 Mhz, wieso ?". Denn was passiert, wenn ich einen neuen "400er" Athlon in ein altes Board mit 333 Referenztakt baue ?
Nene, das Problem hat AMD ja schon gelöst, eben mit dem *festen* Referenztakt und allerlei Multiplier außenrum. Wieso sollte AMD das bitteschön wieder abschaffen
Ergo: Im Vergleich zu dem PC-Würg Artikel sehe ich jeden Beitrag von rkinet als heiligen Gral der puren Weisheit an
ciao
Alex
walljumper
Lieutnant
- Mitglied seit
- 25.01.2005
- Beiträge
- 84
- Renomée
- 0
ich frage mich wie die 2,67 Ghz zu stande kommen sollen ??
13,5 *200 = 2700
13 * 200 = 2600
10,5 * 250 = 2625
11 * 250 = 2750
passt alles net
233*11,5 = 2679,5 passt da noch am besten.
oder 8*333 = 2664 synchron zum Ram
13,5 *200 = 2700
13 * 200 = 2600
10,5 * 250 = 2625
11 * 250 = 2750
passt alles net
233*11,5 = 2679,5 passt da noch am besten.
oder 8*333 = 2664 synchron zum Ram
rkinet
Grand Admiral Special
Bei 333 MHz wäre dies Multiplikator 8.
Ich 'hoffe' zwar immer noch auf Takt 166/200 MHZ umschaltbar (also 16* 333).
AMD könnte dann auch feiner die Produkte bzgl. Takt abstufen.
Aber ich hatte noch kein M2-Sample in Händen oder ein entsprechendes BIOS gesehen.
Bisher sprechen alle Quellen von 333 MHz Basistakt.
Aus 333 MHz könnte man 1000 MHz per PLL generieren und die wieder auf 200 MHz für HTr teilen. Bei 400 MHz dann 800 MHz und wieder teilen.
Machbar wäre also vieles ...
Immerhin hatte aber PC-Welt eine M2-Board und einen CPU in Händen oder Kontakt zu einer Quelle, die sowas hat. Wahrscheinlich werden wir aber noch einige Wochen warten müssen, bis detailliertere Infos auftauchen.
Realistisch erscheint aber, daß AMD für DDR-II und DDR-III kompatibel entwickelt hat.
Unterschied wird natürlich die Transferart sein, aber auch leichte Verminderung der Versorgungsspannung.
Wie Bokill schon sagt, sind DDR-II und DDR-III viel ähnlicher im Vergleich zu DDR-I.
Beim Vergleich zu PCIe oder HTr sind die elektrischen Anforderungen eh moderat.
Das ist schlichter Bo*kmist was du da beschreibst.
Wie viele Artikel darf man doch noch schreiben über Busarchitektur, wenn die Grundarchitektur NICHT verstanden wird?
Was viele Magazine immer noch nicht in den Hals bekommen haben ist, dass es einen HyperTransportReferenztakt gibt, der ohne Daten eine schlichte Taktvorgabe macht [1.][2.].
Der Takt für den Speicher ist abhängig vom CPU Takt. Die Speicher-Multiplikatoren können so die hübeschesten Taktfrequenzen vorweisen [3.].
PCI-Express kennt diese getrennte Referenztaktvorgabe nicht, dort ist der Takt verpackt im Datensignal von PCI-Express.
Alle Chips mit HyperTransport loggen sich bei dem niedrigsten Takt ein und checken wie sie ihrem nächsten Nachbar am besten mit Daten versorgen können. Erst dann läuft der HyperTransport mit maximaler Geschwindigkeit.
Was du da beschreibst ist die Umkehrung der Verhältnisse, wo der HyperTransportTakt generiert wird. Du vergisst anscheinend, dass HT auch abwärtskompatibel ist.
Ach das stimmt so nicht. PCI-Express ist alles andere als "moderat".
2,5 GHz gegenüber 1 GHz ist ein ziemlicher Unterschied. Was bei 1 GHz als Taktflanke bei einem Leiterbahnendesign noch ganz passabel ausschaut, kann bei gleicher Verdrahtungs und Boundigtechnologie bei 2.5 GHz ganz übel verschliffene Signalflanken aufweisen ... auch die Digitaltechnologie setzt immer noch lesbare/verwertbare Datensignale voraus, sonst könnte man mit einem feuchten Finger und wenigen Salzkrümeln billig irgendwelche Datenleitungen legen.
Ich sage aber auch dass Dein von hinten rein mit 333 MHz Referenz-Takt und vorne raus mit 200 MHz Takt für andere Hypertransportchips so ziemlicher Nonsense ist. Sind da denn plötzlich 2 Referenztaktvorgaben? Ziemlich sicher nein!
Was denkbar ist, ist ein höherer Referenztakt. Der BLEIBT bei älteren HTr-Chips jedoch auf den alten Standard 2.0 mit 200 MHz maximal.
Die Teilerverhältnisse werden in Verbindung mit dem BIOS ausgehandelt, denn das BIOS ist sozusagen der Verwalter der Datenkommunikation mit seinen vielen möglichen Takt und Teilerverhältnissen. Das ändert auch nichts daran, dass der Referenztakt in der CPU generiert wird.
Wenn die angeschlossenen HTr-Chips keinen höheren Takt mögen, dann bleibt es bei einem niedrigeren HTr-Referenztakt. Dann schlägt das BIOS eben andere höhere Multiplikatoren vor, wenn insgesmt der HyperTransportTakt höher sein muss.
Der NFORCE3 zeigte ja, dass die Mainboardvorgaben durchaus anders sein können, da reichten auch 600 MHz HTr-Takt aus, ohne böse einknicken zu müssen.
Das ganze hat einen Sinn, so etwas nennt sich abwärtkompatibel, und bietet zugleich bei aktuellen HTr-Chips die Möglichkeit die neuen HTr-Referenztaktstufen voll auszunutzen, wenn deren HTr-Nachbar ebenso die neuen (hohen) Taktfrequenzen mag.
Bei der Qualität des sogenannten Artikels bei der PC-Welt darf man aber eine gehörige Prise Unsicherheit reinmischen. Da geraten manche Dinge bunt durcheinander, wie bei einer Erbsensuppe ... manches ist verkocht und matschig, während manch eine Sache im Gerüchteeintopf noch halbgar ist.
Die eigentliche News ist, dass mit dem anstehenden neuen HT 2.x (oder noch höher), neue Chipsätze lanciert werden müssen, damit der Prozessor einen deutlichen Nutzen vom nächsten HyperTransportstandard hat. Ein Horus scheint demnach auf diesen neuen HTr-Standard zu setzen. Aber auch dies ist keine echte Überraschung, wenn man bedenkt, dass so manch ein Goodie verdeckt lanciert wurde (Stichwort HTX Steckstandard [Orthy.de] in manchen HyperTransportchipsätzen). Die Frage lautet: "In welchem K8 Chipsatz schlummert denn jetzt schon HTr 2.x/3.x ... ?"
MFG Bobo(2005)
Ich verweise gerne nochmal auf die einschlägigen HT-Artikel auf P3D:
1. AMD Athlon 64 Overclocking Guide [P3D]
2. Der Hypertransportlink; AMD’s Unabhängigkeitserklärung [P3D]
3. AMD Athlon 64 FX-53 "CG-Stepping" Review Integrierter Speicher-Controller [P3D]
...
ach ne, nicht für dich rkinet, du hattest schon mehrmals die Gelegenheit dazu ...
Zuletzt bearbeitet:
Volle Zustimmung.
Das paßt alles nicht zusammen. Ich glaube den Referenztakt von 333MHz erst, wenn ich das selbst sehe. Das mit den 2.667GHz=8*333Mhz ist doch immer noch das aufgewärmte Gerücht aus dem japanischen HKEPC-Forum, das es irgendwie in die vr-zone News geschafft hat.
Das plausibelste ist für mich immer noch ein Speicherteiler von 8 bei 2.6GHz Takt für den X2-5000+ ("DDR2-650" statt 667). Wie mit 333MHz Referenztakt Kompatibilität erreicht werden soll, sowohl abwärts, als auch aufwärts (1.2 und 1.4GHz HT-Takt sind ja schon spezifiziert und soll angeblich mit dem M2 auch unterstützt werden) ist mir total unklar. Aber das habe ich auch schon mehrfach erwähnt.
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Jupp, habe jetzt auch ein wenig gegrübelt, wie man auf die 333 Mhz Speichertakt kommen sollte. Aber AMD hat ja erst mit den Rev E core die RAM Teiler nach >1 aufgerüstet. Damit ist dann z.B. DDR500 Betrieb ohne oc möglich (Quelle z.B.: http://www.xbitlabs.com/articles/cpu/display/athlon64-e3-mem_7.html )
Um auf einen Teiler von 8 zu kommen, braucht man demnach bei 2.600 MHz Takt einen 5:3 Teiler.
Die Formel ist dann 13/(5/3) = 7,8 und davon das nächstgrößere Integer -> 8
Einen 3:5 Teiler gibts schon, vielleicht ist der 5:3 auch schon eingebaut, nur nicht dokumentiert, wer weiss. Macht bei DDR-I halt nicht gerade viel Sinn.
Skeptisch stimmt mich nur die chinesische Seite hier:
http://cpu.zol.com.cn/21/217692.html
Da ist ein screenshot, der DDR667 zeigt.
Ok, das sag nicht viel, wäre nicht das erste Mal, wenn die BIOS Darstellung "etwas" falsch wäre. Aber wenn die einen screenshot haben, haben sie hardware Zugriff, und dann sollte es recht einfach sein, nachzuprüfen wieviel der Referenztakt beträgt. Es wird auch auf der Seite explizit 8x333 erwähnt.
Aber nach wie vor bin ich skeptisch
Vielleicht hat das board wirklich einen Referenztakt von 333, aber nur aus dem Grund weil bei den frühen Engineering Sample die Speicherteiler noch nicht richtig funktionierten. Kann ja auch gut möglich sein.
Wie schon geschrieben, wieso sollte AMD wieder sowas wie einen Athlon C (FSB266) und Athlon B (FSB200) einführen. Den Multiplikator werden sie kaum freischalten
Auf der andren Seite ist der Referenztakt ja bekanntermaßen bei den meisten boards recht flexibel einstellbar, bei den meisten boards kann man ja locker bis 333 MHz übertakten, manchmal auch bis 400. Taktet das ASRock 939Dual-SATA2 mit seinem M2 Upgrade Sockel vielleicht aus diesem Grund so gut ?
Bleibt dann nur ein Fragezeichen bei den neuen HTr Speeds > 1000.
Fazit : Abwarten, und bis dahin
ciao
Alex
Um auf einen Teiler von 8 zu kommen, braucht man demnach bei 2.600 MHz Takt einen 5:3 Teiler.
Die Formel ist dann 13/(5/3) = 7,8 und davon das nächstgrößere Integer -> 8
Um auf einen Teiler von 8 zu kommen, braucht man einen Teiler von 8. Was soll das mit 5/3?
Du willst 333MHz Takt für den Speicherbus
=> 2600/333 = 7.8
aufrunden ergibt 8
Die reale Frequenz ist dann 2600/8=325 ergibt DDR2-650.
Wieso? Mein BIOS zeigt mir auch DDR333 an, wenn ich Multi auf 10, Referenztakt auf 240 und im BIOS DDR333 wähle, obwohl der Speicher dann genau mit 200MHz (DDR400) läuft. Das BIOS zeigt an, was eingestellt ist, d.h. das jeweilige Setting, nicht die reale Frequenz, die ja durch C&Q im Betrieb jeweils auch etwas anders ausfallen kann.
Außerdem wird auf der Seite auch explizit 2.6GHz erwähnt (und nicht 2.67GHz).
Edit:
Der Screenshot stammt übrigens von einem Engineering Sample mit 2.4GHz. Da ist der Referenztakt also nie und nimmer 333MHz (Multi 7.2 wäre ja wohl reichlich schräg). Sie schreiben bloß, das der X2-5000+ 2.6GHz haben soll.
Zuletzt bearbeitet:
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Um auf einen Teiler von 8 zu kommen, braucht man einen Teiler von 8. Was soll das mit 5/3?
Du willst 333MHz Takt für den Speicherbus
=> 2600/333 = 7.8
aufrunden ergibt 8
Die reale Frequenz ist dann 2600/8=325 ergibt DDR2-650.
Guckst Du konkret eine Seite früher:
http://www.xbitlabs.com/articles/cpu/display/athlon64-e3-mem_6.html
Danach weisst Du, wie der Takt ermittelt/erzeugt wird
Klar ist bekannt, deswegen habe ich ja auch geschrieben es wäre nicht das erste Mal ...
ciao
Alex
Ähnliche Themen
