News AMD verpasst Bulldozer Schrumpfkur - eine virtuelle [Update]

<div class="newsfloatleft"><a href="http://www.planet3dnow.de/photoplog/index.php?n=14360"><img src="http://www.planet3dnow.de/photoplog/images/54308/1_AMD-Logo.png" border="0" alt="AMD-Logo"></a></div>Wer jetzt erwartet hat, es stünde eine neue Wunderrevision des Bulldozers in den Startlöchern, der wird enttäuscht sein. Zum Launch der ersten "Bulldozer"-basierten Desktop-Prozessoren AMD FX (Codename "Zambezi") hatte AMD der Presse gegenüber eine Die-Größe von 315 mm² und eine Transistoranzahl von ca. 2 Mrd. kommuniziert. Als <i>The Register</i> dann im Rahmen des Launches der neuen Opteron 6200 ("Interlagos") und 4200 ("Valencia") nur noch von <a href="http://www.theregister.co.uk/2011/11/14/amd_opteron_4200_6200_launch/" target="b">2,4 Mrd. Transistoren für den "Interlagos"</a> sprach, fragten sich <a href="http://www.planet3dnow.de/vbulletin/showthread.php?p=4524435#post4524435">einige Nutzer in unserem Forum</a> zurecht, wie diese Zahl zur früheren Angabe passt. Immerhin liegt diese Zahl 40% unterhalb des ursprünglichen Wertes von ca. 4 Mrd.<p style="clear:left;"><center><a href="http://www.planet3dnow.de/photoplog/index.php?n=16960"><img src="http://www.planet3dnow.de/photoplog/images/54308/large/1_07-Bulldozer-Arch.jpg" border="1" alt="AMD Bulldozer"></a></center>

Deshalb haben wir bei AMD nachgefragt, woraufhin uns bestätigt wurde, dass die Angabe von <i>The Register</i> korrekt ist. Weil sämtliche Prozessoren der ersten "Bulldozer"-Generation auf demselben "Orochi"-Die aufbauen, sind für alle Versionen 315 mm² Die-Größe und 1,2 Mrd. Transistoren zu veranschlagen. Da die Opteron 6200 aus einem MCM (Multi Chip Module) aus jeweils zwei Dies aufgebaut sind, müssen hier pro Prozessor jeweils die doppelten Werte veranschlagt werden. Die virtuelle Verschlankung bei der Anzahl der verbauten Transistoren ist also lediglich auf einen Kommunikationsfehler zurückzuführen. Wie es dazu kam, konnte man uns noch nicht erklären.

<center><a href="http://www.planet3dnow.de/photoplog/index.php?n=17513"><img src="http://www.planet3dnow.de/photoplog/images/54308/1_32nm-Prozessoren.png" border="1" alt="Aktuelle 32nm-Prozessoren"></a></center>

Quelle: AMD


<a name="Update"><b>Update 06.12.2011:</b></a>

Nachdem AMD uns bereits <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1321455683">vor drei Wochen</a> bestätigt hatte, dass die ursprüngliche Angabe zur Anzahl der Transistoren auf einem "Orochi"-Die falsch ist, meldete sich die PR-Abteilung letzte Woche bei <a href="http://www.anandtech.com/show/5176/amd-revises-bulldozer-transistor-count-12b-not-2b" target="b">Anandtech</a>. In der E-Mail bat AMD um eine Korrektur der angegebenen Transistorenanzahl in den Artikeln auf 1,2 Mrd., was daraufhin einige andere Medien in ihrer Berichterstattung aufgriffen. Heute hat sich das Unternehmen öffentlich per Facebook für den Fehler entschuldigt:

<div style="margin: 5px 20px 20px;"><div class="smallfont" style="margin-bottom: 2px;">Zitat von AMD:</div><table border="0" cellpadding="6" cellspacing="0" width="100%"><tbody><tr><td class="alt2" style="border: 1px inset;"><i>"We always strive to be proactive and open. Last week, AMD confirmed the transistor count in the AMD FX CPU line-up at 1.2 billion, a correction from the earlier count of 2 billion. The earlier figure of 2 billion transistors was unfortunately shared in error. This correction is not the result of a new revision to the Bulldozer design. The correct count of 1.2 billion applies to all recently introduced 8-core AMD processors that are based on the new Bulldozer core – AMD FX family of desktop CPUs and AMD Opteron™ family of server and HPC processors. We apologize for the confusion."</i></td></tr></tbody></table></div><b>Quelle:</b> <a href="http://www.facebook.com/AMD/posts/10150455367186473" target="b">Facebook</a>

<b>Links zum Thema:</b>
<ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1321447209">Altersgraue Chipsätze auf nagelneuen Mainboards und Aktuelles zur AM3+-BIOS-Situation</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1321302504">AMD aktualisiert Errata-List für den Bulldozer</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1321249810">AMD stellt neue Opteron 6200 und 4200 auf Bulldozer-Basis vor</a></li><li>Artikel: <a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=399118">AMD FX - Top oder Flop? (Teil 1)</a></li><li>Artikel: <a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=399114">AMD FX - Codename "Bulldozer"</a></li></ul></p>

Vielen Dank für die prompte und direkte Nachfrage bei AMD. Ich finde es eigentlich komisch, dass sich so gut wie kein kein "Fachjournalist" bzw. IT-Seite darum schert (wie zum Beispiel Anandtech) und diese Zahlen einfach ungeprüft übernimmt, noch nicht einmal darüber nachdenkt, dass diese Zahl unplausibel ist, siehe die Tabelle im SB-E Test(samt falschen Sandy Bridge Zahlen, die sie ja selbst "investigativ" korrigiert haben:
http://www.anandtech.com/show/5091/...dy-bridge-e-review-keeping-the-high-end-alive

Bei der Packungsdichte sieht man auch mal wieder ein Problem von AMD - die bekommen die Caches einfach nicht so kompakt hin wie Intel.

Ich habe mich nur gewundert, dass allg. der die bisher kommunizierte Zahl von 2Mrd T keine weitere Beachtung fand in den Foren oder in den Reviews.
Das von mir Die Monster genannte aufgrund der 2Mrd...

Die 1.2 Mrd sind ja eine andere Hausnummer als 2 Mrd - aber leider wird der Die dadurch auch nicht kleiner oder die Performance im Desktop besser...aber es gibt eine andere Persepektive...

Denniss schrieb:

Bei der Packungsdichte sieht man auch mal wieder ein Problem von AMD - die bekommen die Caches einfach nicht so kompakt hin wie Intel.

Zum Vergrößern anklicken....

Komme jetzt nicht drauf was du meinst?
Wenn du Llano meinst der hat ja eine iGP auch noch!
Wobei AMD SOI verwendet ind Intel HKMG. Es kann sein das da die Unterschiede sind.

Makso schrieb:

Komme jetzt nicht drauf was du meinst?
Wenn du Llano meinst der hat ja eine iGP auch noch!
Wobei AMD SOI verwendet ind Intel HKMG. Es kann sein das da die Unterschiede sind.

Zum Vergrößern anklicken....

Der Llano dürfte viel mehr Logiktransistoren haben als für Caches verwendet wird = Packungsdichte extrem hoch. Beim Orochi hingegen macht der Cache eine sehr großen Teil der Transistoren aus und die Packungsdichte ist dementsprechend eher schlecht.
Intel geizt nicht bei den Caches von Sandy Bridge aber bekommt insgesamt eine viel höhere Packungsdichte (Transistoren pro Fläche hin).
Ist bei AMD leider schon immer so das die beim Cache einiges mehr an Fläche brauchen als Intel. Ich kann mich da noch an ZRAM erninnern um da gegenzusteuern aber das ist wohl im Sande verlaufen.

Moment !! Wenn das stimmt dann ist es eine richtige Info-Bombe !!

Ich fasse mal zusammen : Der Bulli hat eine DIE von 315mm/2 ( 1,2 Mrd Transitoren ) und der Liano eine DIE von 228mm/2 . ( 1,45 Mrd Transitoren ) .

Also wenn die Transitoren auf dem Bulli richtig optimal angeordnet werden ...dann wäre es theoretisch nur um die 200mm/2 DIE-Fläche drin ...und das wäre eine echte Haunummer ! Alleine die Verlustleistung würde unglaublich sinken . ...

Das würde auch bedeuten das der Bulli in der jetztigen Form eine art Notlösung war ...weil anders ist die große DIE-Fläche nicht zu erklären ...grübel ...vieleicht weil man Verträge einhalten mußte . Das eigentliche Ding kommt dann anscheint noch .

Hoffe das ich jetzt kein blödsinn schreibe ...bin da Laie ..also bitte nicht hauen

Toxi1965 schrieb:

.
Hoffe das ich jetzt kein blödsinn schreibe ...bin da Laie ..also bitte nicht hauen

Zum Vergrößern anklicken....

Kein haut hier einen anderen!

Dann verstehe ich langsam warum AMD nichts mehr macht bei BDv1.
Denke das mit dem Piledriver vielleicht sogar die Fläche sinkt!

Ich kenne mich jetzt in der Chipentwicklung wenig aus, aber es gab ja Spekulationen wonach ein großer Teil von Bulldozer synthetisch generiert ist und wenig Hand-Optimiert. Kann es dadurch zu einem höheren Platzbedarf kommen, wie Toxi schon mutmaßt?

Leute, ihr könnt doch nicht Llano mit Bulldozer vergleichen.

Der eine ist ein Chip mit einer riesigen GPU, die einen Großteil der Transistoren auffrisst und dessen Pachdichte deutlich höher ist als bei "CPU-Transistoren", der andere ist ein Serverchip mit Redundanzen und sonstigem unnützen Kladderadatsch.

Vergleichen könnt ihr mit Phenom II X6: ca. 904 Millionen Transistoren bei 346mm² Die-Fläche(45nm).

deadohiosky schrieb:

Vergleichen könnt ihr mit Phenom II X6: ca. 904 Millionen Transistoren bei 346mm² Die-Fläche(45nm).

Zum Vergrößern anklicken....

Kannst du auch nicht. PII 45nm Bulli 32nm

Die Packungsdichte der Caches ist doch recht gut.

edit:
-> 6 MB L3-Cache 458 Mio Transistoren bei 89 mm² -> 5,146 Mio Transistoren / mm² in 45 nm
Bei Intel finde ich keine passenden Beispiele.

Bei BD ist definitiv mit der Diefläche geaast worden, man muß sich nur mal die großen leeren Flächen überall anschauen. Liegt entweder daran, daß man Abstände braucht, um bestimmte Bereiche abschalten zu können, oder weil man einfach das Layout nicht so stark optimiert hat. Die Packungsdichte an sich ist bei AMD aber meistens recht gut gewesen. Fläche zu sparen spielt aber bei diesem ersten BD wohl keine so große Rolle, weil der sowieso nur in relativ geringen Stückzahlen für relativ hohe Stückpreise verkauft wird und nie ein billiges Mainstreamprodukt wird, sondern dann auch wieder vom Markt verschwindet.

Ändert natürlich wenig an der mageren Performance und an der zu hohen Verlustleistung. Letzteres kann möglicherweise mit der Zeit durch bessere Fertigung und damit geringere Spannung erreicht werden (vergleiche den Deneb mit 140W und den späteren Thuban mit mehr Takt und zwei Kernen mehr bei nur 95W). Und bzgl. der Performance muß AMD einfach auf die Softwareentwicklung warten, das wird nur mit der Zeit allmählich besser.

Deneb bei 140W mit weniger Takt als ein Thuban? So was gibt es nicht [Deneb mit 140W ist der 965 BE als C2 mit 3,4 GHz und der schnellste Thuban mit 95W ist der 1055T mit 2,8 GHz]. Kurios, dass AMD sich um 800 Millionen verzählt und es erst einen Monat später auffällt.

Das Ganze wirft aber auch ein interessantes Licht auf die Flächenersparnisse durch das CMT-Konzept usw.
Und es zeigt, dass wir nicht von der Größe eines Orochi-Dies ableiten können wie "fett" der CPU-Part von Trinity werden wird. Da fehlt immerhin der komplette L3-Cache mit 8MB.
Mit Thuban und Deneb ist das aber auch nur teilweise vergleichbar, Thuban hat nämlich die ULK-Dielektrika spendiert bekommen, was niedrigere Spannungen usw. ermöglichte wegen geringerer Leckströme.
Wir spekulieren im anderen Forumsteil schon aufgrund diverser Indizien, dass die 32nm Fertigung hier einen Rückschritt gemacht hat und aktuell kein ULK bietet, angeblich wegen Problemen dass die Dice zu "brüchig" werden fürs Packaging.
Damit ließe sich aber auch erklären warum BD im Verhältnis recht viel strom benötigt wenn Powergating nicht greift, gegenüber Thuban, da eben die leakage bei BD viel stärker ansteigt.
Der Vergleich zu SB ist interessant. Fast gleichviele Transistoren, beide 32nm, aber Sandy ist wesentlich kompakter gebaut.

Und es zeigt, dass wir nicht von der Größe eines Orochi-Dies ableiten können wie "fett" der CPU-Part von Trinity werden wird. Da fehlt immerhin der komplette L3-Cache mit 8MB.

Zum Vergrößern anklicken....

Naja, wenn man mal annnimt das AMD nicht mehr Transistoren braucht Pro MBL3 als bei den 45nm Prozessoren dann kann man das doch etwa abschätzen, mit den Zahlen aus Post 12.

Onkel_Dithmeyer schrieb:

....
edit:
-> 6 MB L3-Cache 458 Mio Transistoren bei 89 mm² -> 5,146 Mio Transistoren / mm² in 45 nm
Bei Intel finde ich keine passenden Beispiele.

Zum Vergrößern anklicken....

Beim Llano spricht AMD auf den offiziellen Folien immer von "About 1 billion transistors". Die amerikanischen Kollegen hatten damals aber 1,45 Mrd. Transistoren in ihren Artikeln genannt. z.B. THG & Anandtech

AMD ist also ein Wiederholungstäter.

Diese Zahl habe ich dann auch in der Tabelle verwendet.

Schade das es meinen 1090T nicht in 32nm gibt. Wie macht AMD nicht auch Tic Tac? Der hätte sicher gerockt.

Hephaistos schrieb:

Schade das es meinen 1090T nicht in 32nm gibt. Wie macht AMD nicht auch Tic Tac? Der hätte sicher gerockt.

Zum Vergrößern anklicken....

Vielleicht weil Intel etwas mehr Budget hat? Mehr will ich ins Detail nicht gehen!

Hephaistos schrieb:

Schade das es meinen 1090T nicht in 32nm gibt. Wie macht AMD nicht auch Tic Tac? Der hätte sicher gerockt.

Zum Vergrößern anklicken....

Ohne ULK gewännst Du da auch keinen Blumentopf.

...und wenn, dann wärs ganz schön ULKig! ^^

Toxi1965 schrieb:

...
Also wenn die Transitoren auf dem Bulli richtig optimal angeordnet werden ...dann wäre es theoretisch nur um die 200mm/2 DIE-Fläche drin ...und das wäre eine echte Haunummer ! Alleine die Verlustleistung würde unglaublich sinken . ...
...

Zum Vergrößern anklicken....

Würde dann wirklich die Verlustleistung sinken? Es würden dann doch noch immer die gleiche Zahl an Logikeinheiten vor sich hin schalten.?!
Nur die Fläche wäre kleiner, ergo mehr W/mm², also nicht unbedingt besser (Tradeoff zwischen DIE-Größe,Fläche zur Wärmeabgabe, Tempdifferenz,...)

Anandtech hat die sensationelle Neuigkeit jetzt auch ausgegraben

Aber der Vergleich der Transistordichte ist recht interessant - und zeigt deutlich die Sonderrolle des Llano.

Markus Everson schrieb:

Aber der Vergleich der Transistordichte ist recht interessant - und zeigt deutlich die Sonderrolle des Llano.

Zum Vergrößern anklicken....

Naja, aber auch nicht überraschend. Dass die GPUs Transistoren dicht gepackt wie sonstwas sind, ist ja schon bekannt. An was anderem wird die Dichte kaum liegen.

Opteron schrieb:

Naja, aber auch nicht überraschend.

Zum Vergrößern anklicken....

Nein, kann es nicht. Aber es ist in meinen Augen dennoch erwähnenswert.