Bestätigt: AMD arbeitet an "Radeon R9 380X" mit Richtung 300 Watt TDP und HBM-Speicher

[mariahellwig]

Wenigstens darin: Auf Seite 6 ein großes Dankeschön an AMD, und auf Seite 8 nochmal: "Mantle pioneered & led the way", und auf Seite 10: "Vulkan: Based on
Mantle – standardizes & replaces it" ... Aber was weiß ich schon ...

Vulkan ist für mich in erster Linie eine Umbenennung der Mantle-Schnittstelle um nVidia den Zugang gesichtswahrend zu ermöglichen.

 

[BoMbY]

Vulkan ist für mich in erster Linie eine Umbenennung der Mantle-Schnittstelle um nVidia den Zugang gesichtswahrend zu ermöglichen.

Ja, AMD scheint sehr diplomatisch zu sein, obwohl sie von NVidia (und auch Intel) regelmäßig sabotiert und behindert werden. Ich wünschte mir nur, die Presse und einige Kunden würden das irgendwie zu würdigen wissen. Aber Du siehst überall nur die ganzen ahnungslosen Fanbois rumbashen, die sich zu wünschen scheinen dass AMD vom Markt verschwindet (und merken dabei nichtmal, dass sie dann von ihren heiß geliebten Herstellern noch mehr ausgenommen würden).

 

[SPINA]

Im Grunde krankt der Markt schon jetzt. AMD müsste gar nicht wegfallen, um dies unter Beweis zu stellen. In der Pionierzeit herrschte zwar ein ziemliches Chaos an APIs und Extensions, aber als 3Dfx (Voodoo), Matrox (Millenium/Marvel/Mystique), S3 Graphics (Virge/Savage), 3Dlabs (Wildcat/Permedia), XGI (Volari basierend auf SiS und Trident Designs), Rendition (Vérité), Number Nine (Ticket to Ride), VideoLogic (einschließlich Kyro von STM) und Tseng Labs (z.B. ET4000) sich noch ein Wettrüsten geliefert haben, gab es deutlich mehr Innovationen. Selbst Intel hat zeitweise mit dem gar nicht so schlechten i740 mitgemischt. Allein in den zwei Jahren zwischen 1996 und 1998 hat sich die Rechenleistung um mehrere Größenordnungen vervielfacht.

Heute erzielen AMD und nVidia zwar mit 3D Vision und Mantle Achtungserfolge, aber verglichen mit den goldenen Jahren der 3D-Beschleuniger-Epoche wirkt vieles nur noch wie ein müder Aufguss. Der Schwung von einst ist jedenfalls raus. Man könnte sagen AMD und nVidia wären erwachsen geworden, aber ein wenig Wehmut sollte doch mitschwingen. Damals gab es zwar auch viel Schatten neben dem Licht, aber manches wurde doch unter Beweis gestellt. Zum Beispiel, dass Konkurrenz wirklich das Geschäft belebt. Für die Flaggschiff ihrer Zeit wurden umgerechnet weniger als 200 Euro abgerufen und damals war Technik noch generell teuer. Umso bemerkenswerter fällt dies auf. Heute bekommt man für 200 Euro lediglich eine gehobene Karte der Mittelklasse.

Ein dritter oder vierter Marktteilnehmer wäre in meinen Augen sehr willkommen. Ich sehe jedoch keinen heranwachsen. Intel wird diesen Schritt wohl kaum wagen. Auf Dauer wird es mit dem Duopol aus AMD und nVidia nicht gut gehen, selbst wenn beide auf ausgewogene Marktanteile kommen sollten.

 

[Casi030]

Ich wünschte mir nur, die Presse und einige Kunden würden das irgendwie zu würdigen wissen.

Mehr kann ich nicht machen:
FX 8320 mit /7950
Athlon 860K mit R9 270
Athlon II x4 651K mit HD 7790
A8 3850
A10 7850K
Athlon 5350
A4 4000
Noch vorhanden,PhenomII x3 720BE / Athlon x2 370K /Athlon x4 750K/ HD 6570

NB:
A10 FX7300/R7 M265
A8 6410/R5 M230

Die Intel Fehlkäufe verrotten in der Ecke.

Und willst was dagegen unternehmen und schreibst die Wahrheit über Intel wirst irgend wann aus diesen Bezahlten Fanboy Foren gekickt.

 

[OBrian]

@SPINA: naja Vorsicht, der Fortschritt bei den Chipleistungen wurde lange dadurch erkauft, daß nicht nur die Fortschritte in der Fertigung in Mehrleistung umgesetzt wurden, sondern auch die Leistungsaufnahme immer weiter hochgegangen ist. Mittlerweile stößt man an Grenzen, einerseits kann man die Abwärme nicht beliebig weiter erhöhen, andererseits sind Shrinks in der Fertigung immer schwieriger und teurer und damit auch seltener. Also verlangsamt sich auch der Leistungszuwachs immer weiter. Das ist das, was den Fortschritt in erster Linie hemmt, nicht unbedingt (nur) die fehlende Konkurrenz.

Ansonsten stimme ich Dir aber zu, mehr Optionen wären für alle gut.

 

[BoMbY]

Fiji soll übrigens jetzt doch mit 8 GB kommen: http://www.fudzilla.com/news/graphics/37258-fiji-radeon-390x-comes-with-8gb

Wäre auf jeden Fall sinnvoll ...

 

[SPINA]

8x 1GB? Das wären 8192-Bit beim Memorybus und somit sehr aufwendig und teuer. Ich hätte eher auf 4x 2GB oder 2x 4GB getippt.

 

[eratte]

Never trust Fudzilla

 

[gruffi]

8x 1GB? Das wären 8192-Bit beim Memorybus und somit sehr aufwendig und teuer. Ich hätte eher auf 4x 2GB oder 2x 4GB getippt.

Was genau soll 4x 2GB oder 2x 4GB sein? Bzw wie soll das realisiert werden?

 

[ONH]

4 HBM Stack mit 2GByte oder 2 HBM Stack mit 4GByte/Stack. Also 2. Generation HBM, wobei da auch 1x8GB möglich sein soll.

 

[gruffi]

Die zweite HBM Generation steht noch nicht zur Verfügung. Daher bezieht sich meine Frage ausschliesslich auf die erste HBM Generation. Mal davon abgesehen umfasst jeder Stack der zweiten HBM Generation 4 oder 8 GB. 4x 2 GB geht damit auch nicht.

 

[genervt]

off topic:
warum ist der Faden nicht im Tech-Talk?

 

[SPINA]

Die zweite HBM Generation steht noch nicht zur Verfügung.

Die Radeon R9 390(X) steht auch noch nicht zur Verfügung. Es würde mich nicht überraschen, wenn die erste HBM Generation nur eine Machbarkeitsstudie und ausschließlich für interne Testzwecke bestimmt war. Außerdem haben auch andere Mütter hübsche Töchter. Nicht nur Hynix forscht an HBM.

Mal davon abgesehen umfasst jeder Stack der zweiten HBM Generation 4 oder 8 GB. 4x 2 GB geht damit auch nicht.

Eine 256MB Segmentierung des Stacks passt genau ins Schema, sollte also machbar sein. Diese Skalierbarkeit zeichnet HBM doch gerade aus.

 

[eratte]

warum ist der Faden nicht im Tech-Talk?

Wo ich den erstellt habe gab es Tech-Talk noch nicht, und da es um Grafikkarten geht.....

 

[BoMbY]

Mehr extrem zuverlässige Quellen berichten Dinge:

http://wccftech.com/amd-r9-390x-nvidia-gtx-980ti-titanx-benchmarks/
http://wccftech.com/amd-r9-390x-8-gb-hbm/

 

[gruffi]

Die Radeon R9 390(X) steht auch noch nicht zur Verfügung.

Aber die soll im Juni vorgestellt werden. Auch dann ist die zweite HBM Generation noch kein Thema.

Außerdem haben auch andere Mütter hübsche Töchter. Nicht nur Hynix forscht an HBM.

Das ist aber Zukunftsmusik und hat keine Relevanz für die 300er Radeon Serie.

Eine 256MB Segmentierung des Stacks passt genau ins Schema, sollte also machbar sein. Diese Skalierbarkeit zeichnet HBM doch gerade aus.

Wie gesagt, jeder HBM2 Stack soll trotzdem 4 oder 8 GB gross sein. 4x 2 GB geht dann immer noch nicht. Es würde nur 1x 8 GB oder 2x 4 GB gehen.

 

[SPINA]

Warten wir es ab. AMD muss die Radeon R9 390(X) unbedingt mit 8GB oder mehr bringen. Ein kleiner bemessener VRAM würde von den Kunden abgelehnt. Schließlich bestand schon bei der Radeon R9 290(X) Nachfrage nach einem Modell mit 8GB. Allerdings muss AMD die Anzahl der HBM Stacks unbedingt auf vier oder besser noch zwei drücken, damit die Radeon R9 390(X) bezahlbar bleibt. Sonst nimmt sich AMD die Möglichkeit an der Preisschraube zu drehen. Fiji darf nicht zu einem Subventionsgrab für AMD werden. Das so etwas schnell geschehen kann, sieht man am RDRAM Debakel beim Pentium IV. Daraus wird die gesamte Branche gelernt haben. Bleibt zu hoffen, dass die Zulieferer die Wünsche von AMD im bisherigen Zeitplan bedienen können.

 

[Complicated]

8x 1GB? Das wären 8192-Bit beim Memorybus und somit sehr aufwendig und teuer. Ich hätte eher auf 4x 2GB oder 2x 4GB getippt.

Der Memorybus auf dem GPU Die ändert sich nicht wenn mehr HBM Speicher verbaut wird. Jeder 1GB Stack bringt seinen eigenen 128 Bit Speicherbus mit der über TSV angebunden wird.

Außerdem haben auch andere Mütter hübsche Töchter. Nicht nur Hynix forscht an HBM.

Doch, nur Hynix hat HBM und dieses patentiert. Intel forscht an HMC, was ein anderer Speicher mit anderen Eigenschaften ist.

--- Update ---

Allerdings muss AMD die Anzahl der HBM Stacks unbedingt auf vier oder besser noch zwei drücken, damit die Radeon R9 390(X) bezahlbar bleibt. Sonst nimmt sich AMD die Möglichkeit an der Preisschraube zu drehen. Fiji darf nicht zu einem Subventionsgrab für AMD werden. Das so etwas schnell geschehen kann, sieht man am RDRAM Debakel beim Pentium IV.

Es ist nicht nachvollziehbar wie du die parallelen zu Rambus ziehst. GPU Speicher muss zu nichts kompatibel sein außer zu dem verbauten Gerät auf dem es arbeitet. Auch wird er nicht nachgerüstet. Ebenso sehe ich absolut keinen Sinn in der Annahme AMD müsse an einer Preisschraube bei dem Speicher drehen, denn das mussten sie ja bei GDDR5 auch nicht, denn es war Sache der Boardpartner - im Gegenteil, AMD verdient auch noch am Verkauf des Speichers und generiert deutlich höhere Umsätze pro GPU sowie eine zusätzliche Marge, wenn sie es wünschen. Da kann von Subventionsgrab wohl kaum die Rede sein, denn es werden Einnahmen generiert, keine Ausgaben.

 

[SPINA]

Jeder 1GB Stack bringt seinen eigenen 128 Bit Speicherbus mit der über TSV angebunden wird.

Bei einem 1024-Bit Bus bleibt es doch nur dann, wenn man das Stack wachsen lässt. In der ersten Generation ist man jedoch auf vier Layer beschränkt. Eine Daisy Chain aus mehreren Stacks ist meines Wissens nicht vorgesehen, falls diese vier Layer nicht mehr ausreichend sind. Jedenfalls gibt es keinen Hinweis darauf in den Hynix Folien. Somit braucht es mehr als 1024-Bit. In der Zukunft soll es zwar laut Hynix zwar Custom Lösungen geben, die neben dem Host Interface noch ein Memory Interface für die Anbindung von DDR4-RAM enthalten, aber soweit ist die HBM Entwicklung noch nicht fortgeschritten.

Ergänzung: Außerdem enthält jedes Stack acht TSV Channel mit jeweils 128-Bit. Mit wechselnder Aufteilung je nach internem Aufbau des Stacks.

 

[BoMbY]

Und der nächste angebliche Leak:

Von: http://videocardz.com/55124/amd-radeon-r9-390x-wce-could-this-be-real

 

[SPINA]

Doch, nur Hynix hat HBM und dieses patentiert.

HBM ist jedoch bei der JEDEC als Standard eingereicht worden (JESD235). Damit muss Hynix der Konkurrenz ermöglichen ebenfalls HBM Stacks zu fertigen; gegebenfalls gegen Lizenzzahlungen. Andernfalls hätte AMD ein massives Problem, weil sie völlig abhängig von der Preis- und Lieferpolitik von Hynix wären. Das wäre derselbe Fehler, den Intel damals bei Rambus gemacht hat. Wie gesagt gehe ich jedoch nicht davon aus, dass sich dergleichen wiederholen wird.

 

[Complicated]

Dennoch arbeitet niemand anderes an HBM und kann sie in der Entwicklung nicht überholen. Hynix ist der einzige Contributor zu dem Standard, vergleichbar mit AMDs Mantle. AMD bekommt auch keinerlei Probleme mit wie auch immer gelagerten möglichen Problemen. Das ist doch keine exklusive AMD Speichertechnik - alle anderen werden da nachziehen und finden die selben Bedingungen bei JEDEC-Spezifiziertem RAM vor. AMD entfällt sogar das bauen eines Speicherinterfaces, da dies im HBM Logic-Die sitzt und mit dem fertigen Speicher ausgeliefert wird. Das einzige was AMD machen muss ist beim verlöten auf dem Interposer genug PHY-Anbindung zur Verfügung zu stellen um den verbauten (bekannten maximalen) Datendurchsatz zu ermöglichen. So wird jeder LAN-Port angebunden und ist an Komplexität gar nicht mehr zu unterbieten.

 

[SPINA]

AMD bekommt auch keinerlei Probleme mit wie auch immer gelagerten möglichen Problemen.

Wenn Hynix nicht in ausreichenden Stückzahlen oder nur zu hohen Preisen liefern könnte, hätte AMD dies nicht zu verantworten, aber nichtsdestotrotz ein "Problem". Insofern bleibt AMD zu wünschen, dass weitere DRAM Lieferranten diesen JEDEC Standard aufgreifen. Das würde AMD aus der Abhängigkeit zu Hynix befreien. Dasselbe gilt für nVidia. In Santa Clara hat man sich ebenfalls gegen HMC und für HBM entschieden, obwohl es wieder einmal unsinnig anmutet, dass zwei relativ ähnliche Standards um die Gunst der Käufer buhlen. Schließlich setzen sowohl Hynix als auch Micron/Samsung auf Wide I/O mit TSV, obwohl es im Detail natürlich schon größere Unterschiede bei der Umsetzung gibt. Beide Standards sind trotz vergleichbarer Ansätze insofern als eigenständig zu beschreiben. Für AMD und nVidia wäre es besser gewesen, wenn sich Hynix und Micron/Samsung im Vorfeld verständigt hätten.

So wird jeder LAN-Port angebunden und ist an Komplexität gar nicht mehr zu unterbieten.

Unterschätz die Komplexität nicht; insbesondere vom Interposer, den AMD stellen muss. HMC setzt hier auf ein seriellen PHY Link, insofern muss für die Optimierung die Signallaufzeiten weniger Aufwand betrieben werden im Vergleich zu einem parallelen Bus. Es bedarf zum Beispiel keiner platzraubenden Mäanderung. Das wird bei HBM nicht groß anders sein, obwohl ich es nicht mit Gewissheit sagen kann, weil ich mangels Registrierung kein Zugriff auf die JESD235 Spezifikationen habe. Dennoch wird die Verdrahtung einer solchen Hochfrequenzverbindung kein Kinderspiel für AMD. Mehr als vier HBM Stacks wären schwer zu händeln. Zumindest wenn AMD einen Listenpreis von 600 US-Dollar anpielt, wie einst bei der Radeon R9 290X. Von der Leistungsfähigkeit her könnte es die Radeon R9 390X nach den bisher bekannt gewordenen technischen Daten bestimmt mit der Titan X aufnehmen oder sie sogar übertrumpfen, aber mit überzogenen Preisen ist AMD anders als nVidia bisher nicht aufgefallen. Für uns Verbraucher bleibt zu hoffen, dass dies so bleibt.

 

[Complicated]

Was denn für Abhängigkeit? AMD kann jederzeit selber HBM Speicher herstellen. Man hat ja mittlerweile einen Brand dafür.
http://www.jedec.org/about-jedec/patent-policy

All Member Companies agree to license their Essential Patent Claims on RAND terms and conditions.
If a Member Company knows it would be unwilling to license its Essential Patent Claims on RAND terms, the member must notify the committee chair and withdraw from the committee within 120 days after giving the notice.

HBM kostet deutlich weniger als GDDR5 Speicher und ist weitaus weniger Komplex bei den niedrigen Frequenzen. Ich kann diese Unkenrufe nicht nachvollziehen, da die Abhängigkeiten völlig anders gelagert sind. AMD ist immer darauf aus frei zugängliche Technologien zu nutzen um eben dies nicht passieren zu lassen.

Auch unterschätze ich nicht die Komplexität eines Interposer, was aber auch kein Neuland für AMD ist und die Komplexität sinkt mit HBM Speicher. Und die "Verdrahtung" ist daher sehr simple, da die Signalwege sehr kurz sind.

--- Update ---

Das würde AMD aus der Abhängigkeit zu Hynix befreien.
[...]
Für AMD und nVidia wäre es besser gewesen, wenn sich Hynix und Micron/Samsung im Vorfeld verständigt hätten.

Also wäre es besser sich eine von Intel kontrollierte Technologie ins Haus zu holen?
Und Samsung+HBM: http://community.cadence.com/cadenc...igh-bandwidth-memory-hmb-will-transform-drams

Meanwhile, Tabrizi said that Samsung is looking into HBM. “We can increase performance by almost 80%, and reduce the power quite a bit,” he said. “We can achieve 512GBps and can have as many as 1,024 I/Os. Just imagine what engineers can do with that wide data path.”

Tabrizi showed a picture of a micropillar grid array (MPGA) HBM solution developed by Samsung. There are no pins coming out of the package – the connection to the PCB is done with micro-bumps. Tabrizi announced that “we are ready to begin HBM manufacturing” and said that the ecosystem is in place to begin production. “I want you guys to think about real-time analytics and how you can use this package and this device,” he said.

Zu HMC+AMD: http://www.eetimes.com/document.asp?doc_id=1280684

The HMC group consists of more than 100 companies including Micron’s rivals Samsung and SK Hynix as well as potential customers such as AMD, Cray, Fujitsu, IBM, Marvell, ST Microelectronics and Xilinx. Missing are big potential users including Intel and Nvidia.

 

[SPINA]

HBM kostet deutlich weniger als GDDR5 Speicher und ist weitaus weniger Komplex bei den niedrigen Frequenzen.

Warten wir es ab. Der prognostizierte Kostenrutsch ist zum Beispiel bei 3D V-NAND bisher ausgeblieben. Das kann bei HBM anders sein, aber man sollte abwarten, bevor man verfrüht in Jubelstürme ausbricht. Außerdem gibt es zwar Vereinfachungen bei der DRAM Komponente von HBM, aber dafür kommt der Logic Die als bisher unbekannter Kostenpunkt hinzu, sofern man denn einen verwendet. Der Verzicht auf das Logic Die soll möglich sein, was jedoch nicht für 2.5D SoCs sondern nur für SoCs mit noch höhere Integrationsdichte von Interesse sein wird. Andernfalls läuft man in die oben genannte Falle mit den Signallaufzeiten. Vom Logic Die soll es bei SK Hynix verschiedene Evolutionsstufen und Custom Designs geben. Übrigens wird das Logic Die nicht Bestandteil des JEDEC Standards sein, habe ich auf mehreren Seiten gelesen. Dieses müsste demnach jeder Vendor in Eigenregie entwickeln.

AMD ist immer darauf aus frei zugängliche Technologien zu nutzen um eben dies nicht passieren zu lassen.

Du hast doch selbst darauf hingewiesen, dass Hynix einen großen Vorsprung hat und als alleiniger Fertiger auf absehbare Zeit in Frage kommt. Insofern besteht zwangsläufig eine Abhängigkeit von SK Hynix, solang nicht andere DRAM Fertiger ebenfalls die Massenproduktion starten. Es gibt keine Anhaltspunkte, dass es in katastrophalen Zuständen mündet, aber AMD hat keine Garantie auf das Gelingen. Erdbeben, Überschwemmungen oder ein Währungsverfall könnten einen Strich durch die Rechnung machen. Dass man sich statt dessen Micron/Samsung an den Hals werfen soll, habe ich nie behauptet. Der HMC Standard ist schließlich abgeschotteter und hätte lediglich den Vorteil, dass es keines Interposers bedarf. Bei der Entwicklung von HMC wurde wohl viel Wert darauf gelegt, dass der Stack als externes Package auf dem PCB untergebracht werden kann. Das senkt zwar die Kosten, aber man handelt sich dadurch einige Nachteile gegenüber HBM ein. Zum Beispiel sollen die Latenzzeiten geringfügig schlechter ausfallen. HBM war demnach schon die beste Wahl für AMD, obwohl man damit erst einmal an SK Hynix gebunden ist. AMD pokert hoch, weil ein hoher Gewinn lockt.

Ergänzung: Ich habe eine eindrucksvolle Folie gefunden, die ich dem Forum nicht vorenthalten möchte, obwohl sie nichts zum Thema beiträgt.