AMD Zen - 14nm, 8 Kerne, 95W TDP & DDR4?

Ich würde den Consumer-Markt mit Komplett-PCs, Notebooks, AiOs und DIY-Rechner sowie das Server-Segment nicht als "Spezialmärkte" bezeichnen.
Das würde ich auch nicht machen. Daher frage ich mich warum du mich zitierst. Das eine ist der GPU-Markt bei dem Intel kein Highend bietet. Und das andere ist der CPU-Markt bei dem Nvidia kein Highend bietet. AMD bietet in beiden Märkten Highend und ist beiden jeweils Jahre voraus.

Ich habe diese beiden Märkte als Spezialmärkte bezeichnet, weil sie es sind. Diskrete GPUs und Highend CPUs.
 
Was hat die Diskussion mit Zen zu tun? Die AMD-CPU-Diskussionen drehen sich immer wieder um das alte leidige Thema.
Soweit ich weiß existiert keine Definition für HighEnd-CPU oder? Die Prämissen und Definitionen sollten schon einigermaßen klar sein, wenn man diskutieren will, sonst ist das mehr ein kindisches Gebrabbel als eine Diskussion. Und selbst wenn man dann mal zu einer Diskussion kommt, dann ist sie hier immer noch offtopic.
 
Alles und nichts.
Ohne fairen Wettbewerb kann er auch 50% schneller sein, die Hälfte kosten und sich dennoch nicht durchsetzen können.
Wo keine ernsthafte Konkurrenz gewünscht ist wird man auch nie "konkurrenzfähig" sein.
 
Wo keine ernsthafte Konkurrenz gewünscht ist wird man auch nie "konkurrenzfähig" sein.

So ist es und da Intel nen Dauerauftrag eingerichtet hat bei gewissen Personen vom Kartellamt,wird es AMD nie schaffen an Intel ran zu kommen wenn sie nicht nen "Intel" raus bringen.Abwarten was die Anpassungen bei Zen gebracht haben und wie es Softwareseitig in Zukunft aussehen wird,ob Intel weiterhin so diktieren kann wie bisher.
 
Die Software Geschichte ist ein anderes Thema denn da schaut es für Intels Multicores und die Nutzung neue Befehlssätze auch nicht besser aus.
Hier habe ich eher den Eindruck als wenn der x86er Bereich bei der Software Industrie an Bedeutung verloren hat und sich die Schwerpunkte verlagert haben.
Um so wichtiger ist es für AMD sich weitere Standbeine aufzubauen.
 
Wo gibt es den i5-4430 für 140 Euro?
Und selbst 140 Euro wären mehr als die von mir angegebenen 135 Euro. -> fail.
Du kannst deine Behauptung, dass der i5-4430 Multi-Thread nicht langsamer ist als der FX-8320, belegen? -> fail.
Was mir wichtig ist oder nicht, bestimmst jetzt du? Kein ECC ist für mich ein absolutes Ausschlußkriterium. -> fail.
Mir ist z. B. die TDP ziemlich schnuppe. Mich interessiert nur der tatsächliche "Verbrauch".

-> Mit dem Preis hast du recht, da war der Preis in geizhals falsch angegeben. Einen i5 bekommt man nicht für unter 170€. Punkt für dich.
-> Der 4430 ist bei Multithreading leicht langsamer als ein 8320
-> Nein, das war auf die Bedürfnisse des "normalen" Nutzers bezogen. Und für die ECC ist normalerweise komplett unwichtig, der Stromverbrauch aber nicht.

Angesichts des deutlich geringeren Preises des FX muss ich dir zustimmen. Für 135€ bietet der 8320 konkurrenzlose MT-Leistung sowie ECC, wenn man mit der geringeren ST-Leistung, höherem Stromverbrauch und der alten Plattform leben kann.

Soso, du pickst dir ein Produckt raus und amchst daran die gesammte Produktpalette fest, interessant.

Es ging doch explizit ums High-End, nicht um die Mittelklasse oder so. *noahnung*
 
Herzlich willkommen im Forum "insider". Ich hoffe nur es ist wahr ... ;)

Edit: Das würde auf jeden Fall das 512-bit AVX 3.2 Gerücht bestätigen, und das Ende von Shared-FPUs.

Edit2: Das Datum dürfte auf eine Präsentation für den AMD Financial Analyst Day hinweisen (Edit: Für die nicht-doofen steht das auch daneben *facepalm*), also wird man da wohl offizielles zu Zen vorstellen.
 
Zuletzt bearbeitet:
Danke für die Folie insider! Das sieht dann nach dem eher konservativeren Ansatz für Zen aus - aber schon halbwegs breit. Sind das jetzt vom Grundkonzept her gleich viele Integer-Pipelines wie bei K10, oder doppelt so viele?
Ich trauere etwas CMT nach, aber wahrscheinlich musste man tatsächlich zu viele Kompromisse eingehen, um den zweiten Cluster ins Design zu bekommen :/

LG
 
Der Bulli ist zwar ein sehr interessantes Konzept das aber vermutlich aufgrund der gringen IPC und Einzelkernleistung nicht aufging.
Wenn man dann noch bedenkt das beim Excavator jedes Modul auch noch 2 Decoder hat und die geteilten Komponenten mehr und mehr abnehmen stellt sich irgendwann die Frage ob die Nachteile nicht die Vorteile überwiegen.
 
Haha, danke für die Folie. Würde schon passen. Keller macht schon wieder ein 6fach superskalares Design, da kennt er sich aus. ;D
Dann würde K10 wahrscheinlich wirklich recht nahe am Cyclone sein.
 
Zuletzt bearbeitet:
Thank you insider2015.

Mit den 6 Pipelines werden vermutlich 3 Integer Arithmetik und 3 Load/Store Pipelines gemeint sein. Das ist ähnlich wie bei K10, nur dort waren die Pipes miteinander gekoppelt und daher weniger flexibel als in einem solchen Szenario. 256 FMAC war auch schon fast zu erwarten und mit 3 Pipes im Prinzip genauso breit wie ein Steamroler/Excavator Modul. Von der Breite her würden sich die bisherigen Gerüchte für SMT auch verstärken, da man den Kern sonst wohl nur schlecht auslasten könnte. Die 4 Pfeile vom Decoder würde ich als 4 x86 Decoder interpretieren.

Das Design legt jedenfalls schon mal nahe das AMD einen richtigen Performance Kern noch nicht aufgegeben hat. Vielleicht kommen ja dann bald noch mehr Informationen.
 
Eher 2x86 Decoder. Hast ja jeweils integer und float. Also ein zusatzthread via smt? Schade eigentlich, ich find cmt nicht so verkehrt.
 
Zuletzt bearbeitet:
Ich bin nur gespannt was aus dem Bulli wird. Wird er komplett aufgegeben oder weiterentwickelt bis die größten Hürden genommen sind?
Ich vermute ja immernoch das die meiste Leistung beim L1 Design flöten geht.
 
Aja, so war das - ALU/AGU kombiniert. Danke für die Erklärung tex_

Wenn man sich das alte Bobcat-Bildchen (und eben das Bulldozer-Bildchen) ansieht, kann man zumindest hier, wenn man will, die Verwandschaften mit Bulldozer und Bobcat erkennen :]

Nachtrag:

Ich habe mal die Bildchen nebeneinandergepappt. Sehr lustig dabei finde auch das dritte Bildchen, anhand dessen AMD damals erklärt hat, wie man aus einem klassischen Dualcoredesign zum CMT-Design kam :)

LG

Übersicht.png
 
Zuletzt bearbeitet:
Ja, das sieht erstmal genauso aus wie K10. Was natürlich an der Detailarmut des Schaltbildes liegt. Jedenfalls sollte es mit dem Teufel zugehen, wenn die IPC damit weiterhin unterhalb von K10.5 läge. Gleiches Niveau reicht natürlich nicht, aber AMD hat ja inzwischen genug andere Tricks, um die noch weiter steigern zu können. Und falls SMT genauso gut funktioniert wie bei Intel inzwischen (deren erste Versuche damit waren ja nicht so toll, weil es auch manchmal langsamer wurde, das sollte man nicht vergessen!), AMD das aber überall freischaltet, dann wäre das sicher auch nicht nachteilig - aber erstmal ist die IPC für einen einzelnen Thread wichtig.

CMT war ein gutes Konzept, als die Zielsetzung darin bestand, möglichst viele Threads pro Diefläche abzuarbeiten. Man opfert etwas Leistung pro Thread und erhält dafür einen zweiten billiger. Aber heute ist dieses Ziel egal, denn AMD baut ja nur noch SoCs mit allem möglichen anderen Krempel auf dem Die, die CPU-Kerne an sich (ohne Cache) nehmen nur noch einen kleinen Bruchteil der Fläche ein. Selbst doppelt so große Kerne würden in der Gesamtfläche fast nicht mehr auffallen. Also ist es sinnvoll, CMT fallenzulassen, damit den Flächenvorteil aufzugeben, um den Nachteil bei der pro-Thread-Performance loszuwerden.
 
Remember, it's just a sneak peek. We won't get tangible information yet... just one number: a Zen core is below 10 sqmm. ;)
 
It's something :) With 10mm² it would be definitly not a Jaguar/Puma/Bobcat-like core, but it's similar to the bigger ones. A Bulldozer-Module in 32/28nm was around 20mm² for two threads, so for a Zen-core (in 14nm, two cores) there are even way more transistors reserved - and probably twice the threads (via SMT)...
Here's a table for comparison:

Codename ArchitekturNodeFläche ohne L2/L3 Cache (mm²)Fläche mit Cache (mm²)
Zen14nm<10??
Steamroller28nm~19,4~31,1 inkl. 2MiB L2
Bulldozer32nm18,030,9 inkl. 2MiB L2
Bobcat40nm4,68,0 inkl 0,5MiB L2
Jaguar28nm3,1
Sandy Bridge32nm18,429,5 inkl. 2MiB L3
Llano32nm9,732,0* inkl. 2MiB L2
Haswell22nm14,5
* 2 Kerne + 2MiB L2
 
Zuletzt bearbeitet:
Excavator has 14,48 sqmm w/o cache in 28nm, Jaguar's L2 is ~2 sqmm.

Just because I said <10 sqmm for Zen doesn't mean it's exactly 10. It's smaller.
 
Das Problem der OEMs ist doch, dass sie (aus ihrer Sicht) doppelt gestraft sind, wenn sie auf AMD setzen. Zum einen müssen sie erstmal ein konkurrenzfähiges Gesamtprodukt auf den Markt werfen, das mit den üblichen (marktüberschwemmenden) Modellen mithalten kann (und auch aktiv bewerben). Zum anderen müssen sie Einschränkungen von Intel hinnehmen, wenn sich ein OEM für AMD ausspricht. Siehe Zotac letztens, wo es plötzlich zu "Lieferschwierigkeiten" seitens Intel kam als man Kaveri Boxen rausbringen wollte..
Zusätzlich kann es noch sein das OEMs Rabatte oder andere Zuwendungen erhalten wenn das Kokurrenzprodukt nicht oder nur in unattraktiven Konfigurationen anbieten.
Wer einen aktuellen Blick auf den Channel wirft wird sehen das Produkte nicht mit dem schnellsten oder interessantesten APU ausgestattet sind oder wie neulich bei HP gesehen der Sprung von einem Dual-Core Kaveri zum Quad-Core ein nicht nachvollziehbarer saftiger Aufpreis in Kauf genommen werden muss. Ist ein Produkt gelistet heisst es zudem immer noch, dass dieses nicht unbedingt gekauft werden kann.
Wenn vlelleicht nicht für HighEnd, aber mit Sicherheit für Bürorechner hat AMD gute Produkte, selbst wenn eine neue schnellere Generation kommen wird heisst das nicht automatisch besserer Verkauf. Interessant wird sein, in welchen kaufbaren Geräten eine Carizzo-APU werkeln wird.
 
Excavator has 14,48 sqmm w/o cache in 28nm, Jaguar's L2 is ~2 sqmm.

Just because I said <10 sqmm for Zen doesn't mean it's exactly 10. It's smaller.

Makes sense, if you want to put a lot of them on a die. One interesting question is, how many will be on one die, and how modular is the system going to be? Will it be 8 on one module/die, with two memory channels each, and then put together as 1 to 4 modules, with or without an Greenland GPU manufactured as separate die, all baked onto an interposer?
 
Wie ich schon länger vermutete, schaut verdammt nach Cyclone aus.



Shared Frontend (Fetch/Decode/Dispatch), separate Integer- und FP-Scheduler, 6 Integer Pipes, 3 FP Pipes. Allerdings wird Zen wohl nur 4 statt 6 Decoder-Einheiten besitzen. Bei ARM müssen Speicherbefehle ja separat verarbeitet werden. K12 dürfte ähnlich wie Zen aufgebaut sein, allerdings ebenfalls mehr Decoder-Einheiten besitzen.
 
Zurück
Oben Unten