AMD GCN4 (Polaris, Radeon 400/500) & GCN5 (Vega)

[eratte]

Da müssen wir wohl OBrain in Zukunft vorher fragen ob was lesenswert ist oder nicht.

 

[IT-Extremist]

Ist aber wahr, der Artikel war einfach nur sinnlos.
Beim lesen hab ich mich echt gefragt wozu der Artikel gut sein soll, da steht genau NIX neues drinnen.

Aber wahrscheinlich geht es denen eh nur um Klicks, wie WCCFTEch, wenn sie wie so oft Monate alte Infos als neu verkaufen...

 

[Complicated]

Hier ein Dieshot der die Anbindung für GDDR5 bei Tonga und HBM bei Fiji zeigt. Man sieht um wie viel kleiner der Platzbedarf für die HBM Anbindung je 1024 bit ist.

Da fragt man sich schon, ob das nicht auch für kleinere GPUs in Polaris kommt. Also ab 128-bit Anbindung in GDDR5 sehe ich hier schon ein besseres Flächenverhältnis für HBM auf dem GPU-Die. Ist halt die Frage wie gewichtig dieser Vorteil ist.

 

[BoMbY]

Leaky LinkedIn:

dGPU project F: (Global Foundry/SAMSUNG 14LPP, 430 blocks, 232mm2)
As full chip floorplan designer in Top leader team, take responsibility of manual feedthrough insertion, and lead pin assign & repeater insertion, etc, project is ongoing. Be familiar with latest leading technology.

Gefunden im 3Dcenter-Forum.

 

[Complicated]

Ja nur Projekt E ist auch nie erschienen:

dGPU project E: (Global Foundry 28nm, ~220mm2)
Join Physical Design Leader Team, take the ownership of chip floorplan, focus on the block pin assignment?repeater insertion, quality check, cross team communication, etc.

 

[BoMbY]

Vielleicht noch nicht? Oder es ist Teil einer APU?

Naja, jedenfalls - wenn mich nicht alles täuscht - würde ein 232mm² 14nm Chip, einem 900-928mm² 28nm Chip entsprechen (bei 70-75% Flächeneinsparung):

Das könnte ungefähr hinkommen mit Greenland.

 

[Atombossler]

Vielleicht noch nicht? Oder es ist Teil einer APU?

Naja, jedenfalls - wenn mich nicht alles täuscht - würde ein 232mm² 14nm Chip, einem 900-928mm² 28nm Chip entsprechen (bei 70-75% Flächeneinsparung):

Das könnte ungefähr hinkommen mit Greenland.

WCCFTech hat das auch breitgelatscht, kommen da aber auf ganz andere Relationen.
Aber das muss ja noch gar nichts heissen.

 

[Complicated]

Vielleicht noch nicht? Oder es ist Teil einer APU?

Dann würde dort nicht dGPU stehen. Und da GF keine diskrete GPU released hat von AMD bisher in 28nm, wird wohl auch keine mehr kommen.

 

[BoMbY]

WCCFTech hat das auch breitgelatscht, kommen da aber auf ganz andere Relationen.
Aber das muss ja noch gar nichts heissen.

Naja, ich gehe davon aus:

Edit: Okay, wenn man es genau nimmt, wäre es vermutlich nur 846mm² - aber immer noch deutlich größer als Fiji.

 

[amdfanuwe]

Die durchschnittliche Fläche / Transistor reduziert sich zwar, aber die dynamic Power schrumpft nicht in gleichem Maß.
Fiji in 14nm käme zwar auf ~160mm², würde aber immer noch nahezu 200W verbraten bei 1GHz.
Wenn ich obige Tabelle richtig interpretiere, könnte ein 230mm² 14nm FF Chip bei moderater Taktrate wieder bei 300W Verbrauch liegen.
Bei entsprechender Kühlung könnte der Chip bei > 2GHz dann bei über 500W liegen.
230mm² scheint mir aus TDP Sicht derzeit nahe dem maximal machbarem.

 

[Stefan Payne]

..weswegen man das Teil dann auch eher mit niedrigerer Spannung und/oder Frequenz rausschmeißen würde.
Allerdings werden wir nie einen Fiji in 14nm sehen.

Macht einfach keinen Sinn...


Zumal AMD ja auch GCn2.0 in 14nm bringen will.

Für den Rest reicht ja 28nm eh...

 

[IT-Extremist]

GCN2.0?

Aktuell ist man schon bei GCN3 und Polaris ist GCN4.

 

[unl34shed]

Nein, polaris wird offiziell erst GCN 2.0
Aktuell haben wir GCN1 ich weiß grad aber nicht ob AMD Fiji als 1.3 zählt.

GCN2 und GCN3 sind jedenfalls Erfindungen von Redakteuren und nicht offiziell.

 

[Complicated]

Offiziell nennt AMD Volcanic Island GCN Generation 3.
http://amd-dev.wpengine.netdna-cdn..../07/AMD_GCN3_Instruction_Set_Architecture.pdf
Das GCN 1.1, 1.2 etc hat Anand eingeführt.

 

[unl34shed]

ach scheiße, dann war ja so rum... Gut dann nehm ich mein post zurück

 

[ONH]

Bist du sicher, meine 1.1/1.2 nicht zuerst bei Anand gelesen zu haben kann mich aber irren.
Klar ISA doc sagt GCN3, die (AMD) Linux dev Sprechen schon lange von 1.0/1.1/1.2 neben SI, CI und VI.
Was jeweils mit dem einzelnen Begriff (CU, Chip Generation,.. ) gemein ist ist unklar.
Noch komplizierter geht es kaum, sie nutzen sogar alle drei Namen in einem post/mail für die jeweilige HW.
daher ist nicht wirklich klar, was welche Nummer träge und woher der Name genau kommt.

Somit ist von amd her
Southern Islands/GCN/SI/GCN 1.0 der Namen der ersten GCN Generation/CU darin,
Sea Islands/GCN2/CI/GCN 1.1 und
Vulcanic Islands/GCN3/VI/GCN 1.2.
Wobei jeweils das fett geschriebene im ISA PDF genutzt wird.
Konsistenz in ihrer HW Beschreibung gab und gibt es nicht bei AMD, das ist mal hü mal hot, jenachdem welche Abteilung vom Produkt(-Generation) spricht. Dazu kommen pro Chip noch mindestens 2 Namen + das Radeon Marketinginstrument ...
Ob das mit Polaris besser und bei künftigen Generationen wieder über den Haufen geworfen wird ist unklar, zu hoffen ist das sich AMD mal auf was einigt gegenüber der Öffentlichkeit.

Einzig klar ist GCN 1.3 was einer 4. GCN Generation entsprechen würde wird von AMD bisher nicht genutzt als Namen, kann sein das es von einzelnen Redaktionen welche nicht begriffen haben wie AMD GCN 1.x zu HW Versionen y=(x+1) zuordnet.

 

[IT-Extremist]

Nein, polaris wird offiziell erst GCN 2.0

Dafür hätte ich jetzt aber gerne einen Beleg!

Aktuell haben wir GCN1 ich weiß grad aber nicht ob AMD Fiji als 1.3 zählt.

Nein!

GCN2 und GCN3 sind jedenfalls Erfindungen von Redakteuren und nicht offiziell.

Nein!
Erfindungen von Redaktionen sind 1.0, 1.1, 1.2, 1.3, 2.0,...

Gut dann nehm ich mein post zurück

Mkay

Einzig klar ist GCN 1.3 was einer 4. GCN Generation entsprechen würde wird von AMD bisher nicht genutzt als Namen, kann sein das es von einzelnen Redaktionen welche nicht begriffen haben wie AMD GCN 1.x zu HW Versionen y=(x+1) zuordnet.

Teilweise wird Fiji als 1.3 bezeichnet, das verwirrt nur noch:\

Oder wenn jemand 2.0 schreibt und damit Polaris meint, total verwirrend, wenn ich soeinen Text lese glaub ich GCN Generation 2 (GCN2) wäre gemeint.

 

[Limit64]

Die durchschnittliche Fläche / Transistor reduziert sich zwar, aber die dynamic Power schrumpft nicht in gleichem Maß.
Fiji in 14nm käme zwar auf ~160mm², würde aber immer noch nahezu 200W verbraten bei 1GHz.
Wenn ich obige Tabelle richtig interpretiere, könnte ein 230mm² 14nm FF Chip bei moderater Taktrate wieder bei 300W Verbrauch liegen.
Bei entsprechender Kühlung könnte der Chip bei > 2GHz dann bei über 500W liegen.
230mm² scheint mir aus TDP Sicht derzeit nahe dem maximal machbarem.

Wenn es nur um Kostensenkungen ginge wäre das sicherlich die bevorzugte Methode. Für Chips, bei denen es nicht auf Leistung ankommt (dazu gehören auch Konsolen APUs) ergibt so ein einfacher Shrink Sinn. Bei CPU und auch GPUs wird man das Design hingegen ändern. Man wird ein weniger dichtes, dafür aber energiesparenderes Design wählen. Dass das funktioniert hat nVidia beim Übergang von Kepler zu Maxwell demonstriert. Sie haben einen Großteil der DP-Einheiten entfernt und den frei gewordenen Platz für größere, aber effizientere Einheiten benutzt. Nach der selben Methodik wird AMD für Arctic Island vorgehen.

 

[Nakai]

Ich würde mich echt freuen, wenn Leute das Namensschema von den Finfet-Prozessen nicht für voll nehmen würden. 14nm oder 16nm ist eben nicht 4 mal so hohe Packdichte wie 28nm. Wenn es gut kommt, schafft man 2,5fache Packdichte, auch nur SRAM-Zellen. Man kann von Faktor ~2 ausgehen, aber nicht Faktor 4.

Fiji wäre eventuell etwa bei 300mm² und nicht ~160mm². Außerdem können jegliche Phys nur bedingt geshrinkt werden. Physikalische Ausgänge brauchen eben eine bestimmte Größe...

 

[BoMbY]

AMD’s Baffin, Weston and Banks GPUs spotted on Zauba

--- Update ---

Ich würde mich echt freuen, wenn Leute das Namensschema von den Finfet-Prozessen nicht für voll nehmen würden. 14nm oder 16nm ist eben nicht 4 mal so hohe Packdichte wie 28nm. Wenn es gut kommt, schafft man 2,5fache Packdichte, auch nur SRAM-Zellen. Man kann von Faktor ~2 ausgehen, aber nicht Faktor 4.

Fiji wäre eventuell etwa bei 300mm² und nicht ~160mm². Außerdem können jegliche Phys nur bedingt geshrinkt werden. Physikalische Ausgänge brauchen eben eine bestimmte Größe...

Ich würde mich freuen, wenn die Leute mal lesen lernen würden. GloFo sagt ~72% area reduction, warum glaubt Ihr GloFo nicht?

Edit: Zum mitrechnen: 232mm² sind 28% von der Ausgangsgröße bei 72% Reduktion: 232 mm² / 28 * 100: ~828,57mm²

 

[Complicated]

Bist du sicher, meine 1.1/1.2 nicht zuerst bei Anand gelesen zu haben kann mich aber irren.

Habs gefunden. Es war im Tonga-Artikel
http://www.anandtech.com/show/8460/amd-radeon-r9-285-review/2

But before we begin, we do want to quickly remind everyone that the GCN 1.2 name, like GCN 1.1 before it, is unofficial. AMD does not publicly name these microarchitectures outside of development, preferring to instead treat the entire Radeon 200 series as relatively homogenous and calling out feature differences where it makes sense. In lieu of an official name and based on the iterative nature of these enhancements, we’re going to use GCN 1.2 to summarize the feature set.

"In lieu" bedeutet "Mangels"

 

[Limit64]

AMD’s Baffin, Weston and Banks GPUs spotted on Zauba

Die Zauba-Einträge sind interessant. Weston und Banks sind bei den Infos (2GB VRAM, niedrigster Stückpreis) wohl ein Low-Cost Chip. Baffin mit nur 4GB VRAM für die XT-Version wäre etwas seltsam als High-End Chip. Die unbenannte Graka (1. Feb) hat den höchsten Stückpreis, könnte also vielleicht Greenland sein, was aber wiederum nicht zu der Aussage, dass es dieses Jahr nur zwei Chips geben soll, passt.

 

[IT-Extremist]

Ich würde mich freuen, wenn die Leute mal lesen lernen würden. GloFo sagt ~72% area reduction, warum glaubt Ihr GloFo nicht?

Weil 3DCenter (Leonidas) obwohl es ihm eh schon gesagt wurde weiterhin Unsinn darüber berichtet.
Weil die Redaktion von PCGH es auch noch nicht verstanden und man den Lesern Unsinn eintrichtert.
...

AM4 wird ja auch eine Sparplattform als Nachfolger für FM2+, wie ich heute von einem Mod bei PCGH belehrt wurde!
Die Leute lesen den Mist dann und glauben es:\

 

[amdfanuwe]

Faktor 2 wurde meines Wissens nach nur einmal offiziell erwähnt:" doppelte Performance/Watt gegenüber aktueller Generation".
Nur hat das eben absolut nichts mit der Fläche zu tun.
Auch reden alle wieder davon, dass 232mm² zu klein sind für einen Performance Chip, es gleich 400mm² oder mehr sein müssen, sonst kann es ja nicht besser sein als die aktuellen 600mm² Monster Chips. Alles Unfug.
Die beschränkende Größe bei 14 FF dürfte die dynamische Power sein, d.h, die Leistung, die jeder Transistor beim Schalten verbraucht.
Und die ist nicht viel besser als bei 28nm.
Bei leakage Power, Flächenersparnis und Takt scheint 14nm LPP ja zu glänzen. Wird ja auch immer groß hervorgehoben

 

[Nakai]

Ich würde mich freuen, wenn die Leute mal lesen lernen würden. GloFo sagt ~72% area reduction, warum glaubt Ihr GloFo nicht?

Edit: Zum mitrechnen: 232mm² sind 28% von der Ausgangsgröße bei 72% Reduktion: 232 mm² / 28 * 100: ~828,57mm²

Das ist ein CortexA9, wahrscheinlich mit den ganzen Caches. Und womöglich wurden keine PHYs, welche praktisch gar nicht mitskalieren, in den Zahlen berücksichtigt.

Weil 3DCenter (Leonidas) obwohl es ihm eh schon gesagt wurde weiterhin Unsinn darüber berichtet.
Weil die Redaktion von PCGH es auch noch nicht verstanden und man den Lesern Unsinn eintrichtert.

Was ist dann die Packdichte, welche ihr für den neuen Prozess bei den GPUs prophezeit? Unter 28HP sind es 14MioTransistoren/mm² (AMD). Laut der oberen Rechnung wären das dann ~50 Mio Transistoren pro mm². Sehr sportlich.

https://forum.beyond3d.com/posts/1895652/

Dieser Post scheint sehr interessant zu sein.

Und zu guter Letzt, werden die zugrunde liegenden Performance-Werte wohl immer noch durch die Wattage gebremst. W/mm² bleibt auch unter Finfet ein sehr wichtiger Faktor und man wird nicht beliebig rumskalieren können.

Am Ende werden wir eine Packdichte von 30~35 Mio Transistoren/mm² sehen.