Athlon 64: Zahlreiche Bugs in E3-Stepping Venice

Als wir vor zwei Wochen über die neuen Athlon 64 Prozessoren mit dem Stepping E6 <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1118327509">berichteten</a>, hatten wir bereits angemerkt, dass es sehr ungewöhnlich ist, dass AMD bereits jetzt schon wieder ein neues Stepping für den Athlon 64 bringt, wo doch das E-Stepping in Form der Venice-Kerne gerade erst eingeführt worden ist. Auf unsere Nachfrage, sowohl bei AMD, als auch bei einem Mainboard-Hersteller, bekamen wir keine Antwort, was für sich betrachtet bereits ungewöhnlich ist. Der Verdacht lag nahe, dass sich in das erste E-Stepping möglicherweise ein Fehler geschlichen hatte, der mit dem Stepping E6 ausgemerzt wurde.

Was bisher nur eine Vermutung unsererseits war, ist seit gestern Gewißheit. AMD hat eine neue Version ihres Revision-Guides online gestellt, der alle Errata detaillliert auflistet. Dieser Revision-Guide zeigt, dass mit dem E-Stepping gleich 7 neue Bugs "eingeführt" wurden, die es bis zum D-Stepping alias Winchester noch nicht gab. Mittlerweile ist AMD bei Erratum #124 angelangt, wobei die Nummern nicht fortlaufend vergeben wurden. Der Guide listet nur die echten Bugs auf. Probleme, die ebenfalls eine Nummer bekommen haben, nachweislich aber irgendwelche anderen Ursachen hatten, fehlen im Guide. Daher die eigentümliche Nummerierung.

Zum eigentlichen Thema: beim E6-Stepping wurden drei Bugs des E3-Steppings gefixt:<ul><i><li>#113: Enhanced Write-Combining Feature Causes System Hang</li><li>#114: DDR Data Pin Drive Strength Also Affects Command/Address Pins</li><li>#116: DDR Chip Selects Tristated One Clock Early in Power Down Mode</li></i></ul>Welcher der drei Bugs AMD bewogen hat, so schnell ein neues Stepping für den Athlon 64 nachzuschieben, verrät der Guide natürlich nicht. Fehler in derart komplexen Gebilden wie Prozessoren, wo mehrere Millionen Transistoren Dienst schieben und möglichst genau das tun sollen, was die Entwickler damit im Sinn hatten, sind unumgänglich und "normal". Umgehen können das nur Compilerbauer, indem sie als kritisch bekannte Befehlsfolgen einfach nicht verwenden oder BIOS-Programmierer, indem etwa fehlerhafte Features kurzerhand deaktiviert werden. Somit ist alles was der Anwender gegen solche Fehler tun kann immer das aktuelle BIOS auf dem System zu haben, aktuelle Treiber und aktuelle Programm-Updates zu verwenden - stets unter Berücksichtigung des alten Spruchs "never touch a running system" natürlich. Trotzdem: wäre Software so bugfrei wie Prozessoren, unser Support-Forum wäre wohl menschenleer.

Aus diesem Grund müssen Anwender, die einen Venice-Kern mit E3-Stepping gekauft haben, auch nicht in Panik verfallen. Es liegt an den BIOS-Programmierern, die entsprechenden Stolperfallen zu umgehen. Voraussetzung ist natürlich, dass ein aktuelles BIOS verwendet wird.

Auch bei den brandneuen Dual-Core Prozessoren <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1117522003">Athlon 64 X2</A> sind bereits Fehler bekannt:<ul><i><li>#123: Bypassed Reads May Cause Data Corruption or System Hang in Dual Core Processors</li><li>#124: STPCLK Throttling Causes Violation of VDD_ac Specification on Some Dual-Core Processors</li></i></ul>...sowie alle weiteren Bugs des entsprechenden Steppings. Details können im neuen <a href="http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/25759.pdf">Revision-Guide</A> nachgelesen werden.
Danke drSeehas für den Hinweis

#124: Bypassed Reads May Cause Data Corruption or
System Hang in Dual Core Processors

Zum Vergrößern anklicken....

das ist #123

#124: STPCLK Throttling Causes Violation of VDD_ac Specification
on Some Dual-Core Processors


MfG
Sephi

Jetzt wunder ich mich auch nicht mehr, warum sich die Mainboardhersteller so schwer tun aktuelle BIOS-Updates für alle E-Stepping-Prozessoren rauszubringen! Offenbar haben die BIOS-Programmierer einige Arbeit zu leisten..

Kann man nur hoffen, dass diese ihren Job gut erledigen, so dass AMD nicht ein Image-Schaden zugefügt wird (was eher unwahrscheinlich ist).

Umgekehrt bedeutet dies wohl, dass man sich mit einem Kauf von E-Stepping-Prozessoren ruhig noch ein bisschen Zeit lassen kann. Ich persönlich würde mir auch erst einen solchen neuen Prozessor kaufen, wenn für mein Board auch ein finales BIOS vorhanden ist.


Ist zumindest bei meinem K8T Neo2 nicht der Fall...

Betrifft das jetzt nur den Venice oder auch den San Diego? CPU Z sagt mir Revision E4.

Jensematz schrieb:

aus diesem Posting

Betrifft das jetzt nur den Venice oder auch den San Diego? CPU Z sagt mir Revision E4.

Zum Vergrößern anklicken....

Der E4-Stepping San Diego hat die drei oben gelisteten Bugs des E3-Stepping Venice nicht.

Jetzt habe ich Panik. Will mir heut noch ein athlon64 3000 kaufen mit Venice. Wie kann man das erkennen, ob es ein E3 oder E6 Stepping ist?

Araberboy schrieb:

aus diesem Posting

Jetzt habe ich Panik. Will mir heut noch ein athlon64 3000 kaufen mit Venice. Wie kann man das erkennen, ob es ein E3 oder E6 Stepping ist?

Zum Vergrößern anklicken....

Entweder mit CPU-Z (wenn das Ding bereits eingebaut ist) oder anhand der Ordering-Part Number auf der Beschriftung des Prozessors. Beim E3-Stepping steht da z.B. ADA3000BPXYZ, während sich das E6-Stepping mit ADA3000BWXYZ ausweist.

Gibt glaub eh noch keine E6-CPUs im Umlauf, oder täusch ich mich da?

GravediggA schrieb:

aus diesem Posting

Gibt glaub eh noch keine E6-CPUs im Umlauf, oder täusch ich mich da?

Zum Vergrößern anklicken....

Dresden produziert schon jetzt nur noch E6-Kerne für den Venice. Allerdings müssen die ja auch noch nach Malaysia, um mit dem Träger "verheiratet" zu werden, dann wieder zurück und durch den Vertriebsweg. Habe noch keinen E6 live irgendwo gesehen, was aber nicht heißt, dass es sie nicht schon gibt bei Händlern, die einen hohen Durchsatz haben.

Araberboy schrieb:

Jetzt habe ich Panik.

Zum Vergrößern anklicken....

lol

Ich hatte hier etliche Venice (E3) und SanDiego (E4), die alle ohne irgendwelche Probleme laufen. Das sind stinknormale Errata's, die es bei jedem Prozessor jeden Steppings jedes Herstellers in entsprechenden Mengen gibt.

Wegen ein paar internen Bugs, von denen ein Nutzer niemals was spüren wird, so ein Theater. Jedes Bios mit Venice Support ist entsprechend konfiguriet.

Lächerlich.

GravediggA schrieb:

aus diesem Posting

Gibt glaub eh noch keine E6-CPUs im Umlauf, oder täusch ich mich da?

Zum Vergrößern anklicken....

Da muss ich jetzt Nero ein bissl korrigieren. Schau mal bei AKIBA vorbei. Die Japaner sind natürlich wieder die ersten, die die X2 kaufen können. Und der 4400+ und 4800+ mit je 1 MB L2-Cache haben bekanntlich den Toledo- bzw. E6-Kern. Aber der ist noch so spärlich gesät, dass da momentan kaum ein rankommen ist...

Woher weiß "man", daß die 4400+/4800+ ein E6 Stepping haben werden?
Und welches haben die 4200+/4600+? Die gibt es ja sogar schon zu kaufen...

Nero24 schrieb:

aus diesem Posting

Dresden produziert schon jetzt nur noch E6-Kerne für den Venice. Allerdings müssen die ja auch noch nach Malaysia, um mit dem Träger "verheiratet" zu werden, dann wieder zurück und durch den Vertriebsweg.

Zum Vergrößern anklicken....

Warum wird das nicht komplett in Dresden gemacht? Platzgründe? Ist das so viel preiswerter?

xxmartin schrieb:

aus diesem Posting
Wegen ein paar internen Bugs, von denen ein Nutzer niemals was spüren wird, so ein Theater. Jedes Bios mit Venice Support ist entsprechend konfiguriet.

Lächerlich.

Zum Vergrößern anklicken....

Also xxmartin, beim Lesen so mancher Deiner Beiträge beschleicht mich das Gefühl, Du gefällst Dir in der Rolle eines Trolls Die Intention war die Frage zu beantworten, weshalb AMD nach nur ein paar Wochen Herstellungsdauer schon wieder ein neues Stepping heraus bringt. Der neue Revision-Guide beantwortet die Frage, warum.

Ferner ist es nicht korrekt, dass den User das nicht interessieren muss. Je nachdem, wie lange die Bugs schon bekannt sind, kann ein Bugfix bereits im BIOS enthalten sein, muss aber nicht. Ferner bedeutet ein Bug z.B. im Enhanced Write Combining Feature, dass die Anwendung oder ein Treiber dieses Feature nicht nutzen kann. Seit dem K6 CXT sollte jedoch jeder versierte AMD-User wissen, dass Write Combining gerade bei Grafiktreibern einiges an Performance bringt. Muss die Funktion wegen eines Bugs deaktiviert sein, kriegt der User davon vielleicht nichts mit, aber er kann nicht die volle Leistung nutzen. Da wir hier auf Planet 3DNow! nicht bei einem Laien-Computerclub sind, sondern sich hier in der Regel versierte PC-Freaks herumtreiben, wage ich zu bezweifeln, dass es unseren Lesern egal ist, ob ein Feature wie Enhanced Write Combining aktiviert ist oder aufgrund eines Bugs nicht.

Hier gibt einen der ersten E6-Venice, ist ein 3800+.

http://www.xtremesystems.org/forums/showthread.php?t=66144

Nero24 schrieb:

aus diesem Posting

Also xxmartin, beim Lesen so mancher Deiner Beiträge beschleicht mich das Gefühl, Du gefällst Dir in der Rolle eines Trolls Die Intention war die Frage zu beantworten, weshalb AMD nach nur ein paar Wochen Herstellungsdauer schon wieder ein neues Stepping heraus bringt. Der neue Revision-Guide beantwortet die Frage, warum.

Ferner ist es nicht korrekt, dass den User das nicht interessieren muss. Je nachdem, wie lange die Bugs schon bekannt sind, kann ein Bugfix bereits im BIOS enthalten sein, muss aber nicht. Ferner bedeutet ein Bug z.B. im Enhanced Write Combining Feature, dass die Anwendung oder ein Treiber dieses Feature nicht nutzen kann. Seit dem K6 CXT sollte jedoch jeder versierte AMD-User wissen, dass Write Combining gerade bei Grafiktreibern einiges an Performance bringt. Muss die Funktion wegen eines Bugs deaktiviert sein, kriegt der User davon vielleicht nichts mit, aber er kann nicht die volle Leistung nutzen. Da wir hier auf Planet 3DNow! nicht bei einem Laien-Computerclub sind, sondern sich hier in der Regel versierte PC-Freaks herumtreiben, wage ich zu bezweifeln, dass es unseren Lesern egal ist, ob ein Feature wie Enhanced Write Combining aktiviert ist oder aufgrund eines Bugs nicht.

Zum Vergrößern anklicken....

Da muss ich xxmartin aber recht geben, man merkt von Bugs in CPUs wirklich nix (auch wenn es etwas direkt formuliert war).
90% der Bugs beziehen sich auf irgendwelche Kombinationen, wo eine CPU schlicht langsamer ist als sie sein sollte, zB. ein eine Cache Line fälschlicherweise invalidiert wird oder sowas.

Und die restlichen Bugs verteilen sich auf das Einhalten irgendwelcher Spezifikationen (zB. #124), wo die Tolleranzen aber viel höher sind als die eigentlichen Abweichungen, oder hier eben auf eine einfache Einstellungssache (#114), die nur bei schärfsten Timings Auswirkungen haben könnte.
Sowas kann man nicht per Bios oder Software-Update fixen, sondern muss damit leben - man merkt von den Bugs aber auch nix. Die Pentiums haben auch haufenweise Bugs, genauso wie auch die früheren Athlons.

Richtig krittisch wird die Sache erst, wenn die CPU wirklich falsche Ergebnisse liefert - bei den gelisteten Bugs macht das aber keiner! Der letzte größere Fehler dieser Art war der FDIV Bug beim Pentium1, vom CyrixM2 ist mir auch noch was bekannt, was aber nur unter 1000 Zusatzbedingungen auftritt die in der Praxis nie erreicht werden (vor allem weil es recht heikle Zusatzbedingungen sind). Und mit Bios Update hat das wirklich nicht viel zu tun, zumindest keiner der hier genannten Bugs.


PS Wenn Write Combining global fehlt ist das schon ein ziemlich dicker Bug, in der Größenordnung hat der K8 aber keinen Bug.

Nero24 schrieb:

Die Intention war die Frage zu beantworten, weshalb AMD nach nur ein paar Wochen Herstellungsdauer schon wieder ein neues Stepping heraus bringt. Der neue Revision-Guide beantwortet die Frage, warum.

Zum Vergrößern anklicken....

Wurden beim Clawhammer Update von C0 auf CG auch die gefixten Bugs in einer Extra-News mit "kräftiger" Schlagzeile auf P3D gemeldet? Oder wurde da nur beiläufig erwähnt, daß mit CG jetzt 1 GHz Cool'n'Quiet anstatt 800 MHz (C0) bei niedrigerer Spannung läuft?

Nero24 schrieb:

Da wir hier auf Planet 3DNow! nicht bei einem Laien-Computerclub sind, sondern sich hier in der Regel versierte PC-Freaks herumtreiben, wage ich zu bezweifeln, dass es unseren Lesern egal ist, ob ein Feature wie Enhanced Write Combining aktiviert ist oder aufgrund eines Bugs nicht.

Zum Vergrößern anklicken....

Mit Verlaub, wenn ich die Reaktion von Araberboy lese "Jetzt habe ich Panik", dann sagt mir das einiges über den Wirkungsgrad der News bei der Mehrzahl der Leser und deren Expertengrad.

Ich habe grundsätzlich nichts gegen solche Meldungen. Aber ich wage zu bezweifeln, daß Leser wie Araberboy die Errata-Liste bisher auch nur gekannt haben.

xxmartin schrieb:

aus diesem Posting
Wurden beim Clawhammer Update von C0 auf CG auch die gefixten Bugs in einer Extra-News mit "kräftiger" Schlagzeile auf P3D gemeldet? Oder wurde da nur beiläufig erwähnt, daß mit CG jetzt 1 GHz Cool'n'Quiet anstatt 800 MHz (C0) bei niedrigerer Spannung läuft?

Zum Vergrößern anklicken....

Guck selber nach
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1088092347
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1075910738

Mit Verlaub, wenn ich die Reaktion von Araberboy lese "Jetzt habe ich Panik", dann sagt mir das einiges über den Wirkungsgrad der News bei der Mehrzahl der Leser und deren Expertengrad.

Zum Vergrößern anklicken....

Naja, es ist doch logisch, dass nicht alle Leser von Planet 3DNow! Experten auf dem Gebiet Prozessortechnik nicht. Falls dem so wäre, könnte sich ja jeder selbst helfen und Support-Foren wie das von Planet 3DNow! wären gar nicht nötig. Aber genau aus dem Grund schreiben wir sowas ja nicht umsonst:

Aus diesem Grund müssen Anwender, die einen Venice-Kern mit E3-Stepping gekauft haben, auch nicht in Panik verfallen. Es liegt an den BIOS-Programmierern, die entsprechenden Stolperfallen zu umgehen. Voraussetzung ist natürlich, dass ein aktuelles BIOS verwendet wird.

Zum Vergrößern anklicken....

Dennoch meine ich, dass man auf einer Seite wie Planet 3DNow! voraussetzen kann, dass die User detailliertere Meldungen wie die obige sehr wohl interessiert, während sie auf Seiten wie "Gamestar", wo es mehr darum geht, was man mit einem PC machen kann, also darum, wie er funktioniert, eher deplaziert wären und mitunter durchaus einen Effekt haben könnte wie von Dir beschrieben

Ich seh das Problem ein bisschen da, dass niemand den Fehler anhand der Überschriften einschätzen kann. #113 wird zB. unter haufenweise von Zusatzbedingungen gelten, die praktisch nie alle zusammen kommen. Außerdem müsste man noch klären, was das enhanced write combining feature ist - write combining selbst ist davon ja aber offensichtlich nicht betroffen, sondern nur irgendein zusätzliches Feature.

Ein Hinweis auf frühere Newsmeldungen dieser Art, und vielleicht noch so die üblichen Fehlerzahlen der anderen CPUs (P4 war glaub ich irgendwas über 100 bekannter Fehler) wäre vielleicht net schlecht, so sieht jeder, dass sowas völlig normal ist.

Zumal der sinn dieser news doch auch ist, zu klären, warumm es so schnell ein neues Stepping gibt.
Im Grunde braucht sich glaube ich keiner Sorgen mache, das sein PC wegen eines CPU Fehlers zicken macht.

Mit der Einstellung die hier gewisse Leute haben, hätte man wohl selbst bei dem VIA 686B Bug sich anhören müssen, das alles ganz harmlos ist, wenn nicht durch ein Zufall herausgekommen wäre was dieser Bug tatsächlich für einen Schaden anrichtet, bzw. ein Chipsatz-Bug ist und mal prombt einen Datenverlust im GB bereich hat, ohne zu wissen warum bei einer bestimmten Konstellation, die aber recht häufig auftrat.

Also im Prinzip die Verharmlosung eines solchen Bugs, mit dem irgendwann gewisse User Probleme bekommen, und man sucht was es sein könnte, das evt. so ein Bug die Ursache ist darauf kommt natührlich keiner.

Zwar verstehe ich davon auch nicht unbedingt soviel von, aber die es verstehen schätzen die Fehler vielleicht zu gering sein, und in den kommenden Monaten kommen dann die ersten die sich ausheulen, weil der Speicher XXXX auf dem Board XXX mit dem erwünschten Timings nicht läuft, denkt man liegt am empfindlichen Mem-Controller der CPU und dabei ist es im Prinzip schon "Bug" der daran schuld ist. So wird das dann laufen.

Hi

Also ich habe mittlerweile 2 identische Systeme wobei einer mit einem 3200er Winchester und der andere mit dem Venice Kern arbeitet. Bis jetzt hatte ich auch noch keine Probleme mit dem Venice. Also wenn dann kann ich das wunderschön vergleichen

Solche Errata-Listen sind so wichtig wie Brot und Wein in der Messe, nur mit dem richtigen "Handbuch" (Messe -> Bibel, CPU Bugs -> Errata-Listen), werden diese Fehler auch verstanden.

Es gab Zeiten, da waren solche Listen versteckt und/oder geheim. So manch ein Hersteller ist heute noch auffällig zurückhaltend was Bugmeldungen angeht.

Solche Fehlermitteilungen sind kein Zeichen von Schwäche, sondern eher ein Zeichen der Stärke. Nur wer Fehler öffentlich macht, kann besseren Support leisten. Und genau das will AMD ja ... wie Intel auch ...

Panik sollte man da deswegen nicht haben!

Bo(2005)

xxmartin schrieb:

aus diesem Posting
Ich hatte hier etliche Venice (E3) und SanDiego (E4), die alle ohne irgendwelche Probleme laufen. Das sind stinknormale Errata's, die es bei jedem Prozessor jeden Steppings jedes Herstellers in entsprechenden Mengen gibt.

Zum Vergrößern anklicken....

Die #113/4/6 klingen wirklich nicht wie ein Weltuntergang.
Sicherlich war E3 dadurch aber ein Rückschritt im Vergleich u D0, aber ob E3 nicht doch besser als CG ist kann man so nicht sagen.

E6 kommt zudem ja beim 'Palermo' und beim 2* 1M DC -Core, ist also eh entwickelt worden.
Ärgerlich nur, daß AMD wohl vorschnell auf Stepping 'E' = DSL'-Fertigung gesetzt hat, obwohl der gutmütige Winchester als D0 oder D4 (Opteron) zur Verfügung stand.
Aus 'D0' hätte AMD einen 128k oder 256k Core für den K8-Sempron bauen könnne und die eingesparte DIE-Fläche (heute werden Winchester für diese Sempron 'kastriert') für die Manchester-Fertigung nutzen können. Dazu noch 'E4' für Opteron & San Diego K8 und eben 'E6' für Dual-Core mit 2* 1M.
Der Venice wäre überflüssig, wenn AMD stärker den Manchester forciert hätte.


Bsgl: 'Malaysia' -AMD läßt schon ewig dort DIEs zerkleinern, testen und verpacken. Auch dürften ab Waferstart bis Ladentheke gut 3 Monate vergehen, da auch der Wafer selbst viele Wochen benötigt für alle Layer.

Zidane schrieb:

aus diesem Posting

Mit der Einstellung die hier gewisse Leute haben, hätte man wohl selbst bei dem VIA 686B Bug sich anhören müssen, das alles ganz harmlos ist, wenn nicht durch ein Zufall herausgekommen wäre was dieser Bug tatsächlich für einen Schaden anrichtet, bzw. ein Chipsatz-Bug ist und mal prombt einen Datenverlust im GB bereich hat, ohne zu wissen warum bei einer bestimmten Konstellation, die aber recht häufig auftrat.

Also im Prinzip die Verharmlosung eines solchen Bugs, mit dem irgendwann gewisse User Probleme bekommen, und man sucht was es sein könnte, das evt. so ein Bug die Ursache ist darauf kommt natührlich keiner.

Zwar verstehe ich davon auch nicht unbedingt soviel von, aber die es verstehen schätzen die Fehler vielleicht zu gering sein, und in den kommenden Monaten kommen dann die ersten die sich ausheulen, weil der Speicher XXXX auf dem Board XXX mit dem erwünschten Timings nicht läuft, denkt man liegt am empfindlichen Mem-Controller der CPU und dabei ist es im Prinzip schon "Bug" der daran schuld ist. So wird das dann laufen.

Zum Vergrößern anklicken....

Sorry, das ist schlicht Quatsch! Das ist das Negativbeispiel, was durch solch eine News-Meldung eben eigentlich nicht bewirkt werden sollte.

Datenkorruption ist eine Sache, ein kleiner Performance-Verlust unter xyz Zusatzbedingungen eine völlig andere Sache!