Integriert AMD den PCI-Express Controller in die CPU?

Aktuelle Prozessoren sind unglaublich komplexe und hoch integrierte Geräte. Vor gut zwanzig Jahren beschränkte sich der Funktionsumfang einer CPU noch im wesentlichen auf das Rechenwerk selbst. Alle Leistung steigernden Komponenten waren entweder noch gar nicht erfunden oder sie saßen als externe Bauteile auf dem Mainboard. Typische Beispiele dafür sind Cache-Bausteine, Co-Prozessoren, Memory-Controller.

Mit dem 80486 DX integrierte Intel zum ersten Mal den bis dato - falls überhaupt - als separaten Chip auf dem Mainboard verbauten mathematischen Co-Prozessor für Fließkomma-Berechnungen direkt in der CPU. Ferner bekam der 486er zum ersten Mal einen kleinen Level 1 Cache mit auf den Weg, um den damals noch quälend langsamen Frontside-Bus und Speicher-Bus zu entlasten, denn bis damals waren noch nicht einmal EDO-RAMs, geschweige denn SDRAM oder gar DDR-RAM auf PC-Mainboards erfunden. Den nächsten Schritt in Richtung hohere Integrationsdichte machte AMD mit dem K6-III, der zum ersten Mal Level 2 Cache nicht auf dem Mainboard, sondern auf dem CPU-Die erhielt. Wieder wurde der Frontside-Bus entlastet, wieder die Leistung erhöht. Der letzte große Coup in Sachen Verlagerung von externen Geräte in die CPU gelang AMD mit dem K8 (Opteron, Athlon 64), indem der bis dato auf dem Mainboard platzierte Memory-Controller direkt in den CPU-Kern gepflanzt wurde, was dieses Mal den Frontside-Bus nicht nur entlastete, sondern in seiner herkömmlichen Form komplett <a href="http://www.planet3dnow.de/artikel/hardware/a64/6.shtml">abschaffte</A>. Die Latenzzeiten beim Zugriff auf den Speicher verkürzten sich dadurch dramatisch.

Beim Blick auf diese Liste wird deutlich, dass es vorwiegend jene Geräte direkt in die CPU schafften, die eine hohe Bandbreite benötigten und deren Anbindung bisher einen Flaschenhals im System darstellten. Dass sich diese Tendenz fortsetzen wird, ist klar. Nur wo? <a href="http://www.theinquirer.net/?article=24756" TARGET="b">The Inquirer</a> hat ein Gerücht aufgetan, wonach AMD plant, in einer kommenden CPU-Generation den PCI-Express Controller direkt in die CPU zu pflanzen. Das Vorhaben macht Sinn, denn ein 20-Lane PCI-Express Mainboard - bestückt mit zwei SLI-/Crossfire-Grafikkarten und schnellen PCIe-Raid-Controllern etc. - ist in der Lage, bis zu 5000 MB/s an Daten hin und her zu schaufeln, die im Endeffekt in irgendeiner Form von der CPU bearbeitet oder aufbereitet werden müssen. Das sind Dimensionen in der Größenordnung von schnellen Dual-Channel DDR400 Speichersystemen.

Natürlich handelt es dabei vorerst noch um ein Gerücht, jedoch hat freilich auch der integrierte Memory-Controller irgendwann einmal als Gerücht das Licht der Welt erblickt. Möglicherweise wird der derzeit als M2 geführte <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1113477820">Sockel 1207</A> bereits alle Anlagen für einen integrierten PCI-Express Controller besitzen. Wir werden sehen...
Danke neax für den Hinweis

Ich denke das würde sich für ein SLI System sicherlich lohnen, aber ich kann mir irgendwie nicht vorstellen, dass es so viele Anwender gibt, die sich ein SLI System bauen wollen.
Also auch wieder nur für die High-End User und ob AMD für diese doch recht kleine Gruppe extra ein PCI-Express Interface integriert?

na ich weiß nicht so recht.

bringt sicherlich viel im hinblick auf die geschwindigkeit aber es macht die sache doch immer unflexibler.

so kommt man kaum umhin die cpu immer zu wechseln wenn mal neue entwicklungen auf dem sektor kommen.

wenn man eh jedes halbe jahr die cpu wechselt, macht das natürlich nix aber ein mainboard ist deutlich billiger zu wechseln und bringt meistens noch mehr vorteile.

Davon könnten dann auch z.B. onboard Raidcontroller profitieren, die an PCI-Express angebunden sind. Die hatten mit PCI bis jetzt ja auch nen Flaschenhals im Weg (außgenommen nativ angebundene über Chipsatz)

[MTB]JackTheRipper schrieb:

aus diesem Posting

Davon könnten dann auch z.B. onboard Raidcontroller profitieren, die an PCI-Express angebunden sind. Die hatten mit PCI bis jetzt ja auch nen Flaschenhals im Weg (außgenommen nativ angebundene über Chipsatz)

Zum Vergrößern anklicken....

dafür wurde ja pcie gemacht damit der pci-bus nichtmehr der flaschenhals für bandbreitenhungrige controller ist.

Hi,

muss EiRoGGe Recht geben. Auf der anderen Seite, der Athlon 64 profitiert sichtlich vom dem int. Speicherkontroller und zieht da ein groß Teil seiner Leistung heraus.
PCI-E in die CPU zu packen - nun ja ich persönlich fände es doch reizvoll.

Dennoch sollte man nicht zu viel auf die CPU packen, da man sonst wirklich ein wenig zu unflexibel wird...ist letzlich ein Abwägungssache. bin mal gespannt, ob AMD das wirklich in Erwägung zieht...

Greetz
neax

Ich bin da auch ein wenig skeptisch, denn wenn nach einem CPU upgrade der Speicher oder ein PCIe Device nicht mehr funzt ist es um so ärgerlicher/teurer. Bis jetzt kann man die CPU wechseln, ohne das sich an der Perepherie etwas geändert werden muß.

Ich finde nicht, dass man dadurch unflexibel wird. PCI Express kam mit den Sockeln 939 & 775 bei AMD und Intel in Schwung. Jetzt, knapp ein Jahr später, spricht man von Integrierung des Controllers in die CPU.

Schlagt mich tot, aber AMD erkennt die Zeichen der Zeit. PCI-Express ist nicht nur irgendeine Neuerung, die in ein oder zwei Jahren durch eine neue Technik abgelöst wird. PCI-Express löst den seit nun mehr über 11 Jahre alten PCI-Bus ab. Wenn AMD nur zwei Jahre nach der Markteinführung den Controller integriert, kann das uns nur recht sein.

Erstens hat so jeder AMD Athlon64-Besitzer den gleichen Speicher- & PCIx-Controller in der CPU und zweitens wird so ein ganzes Stück der Limitierung durch CPU-Anbindungen á la Hypertranport oder V-Link abgeschafft.

Im Endstadium des Gigaherzwahns müssen die Entwickler nun'mal neue Ideen finden. Und AMD geht diesen Weg über die Implementierung aller Funktionen, die ein hohes Datenaufkommen verursachen, um so die Daten noch schneller abarbeiten zu können. Und während Intel mit seinen Kaffeekochern zu tun hat, schreibt AMD erneut ein Stück Mikrotechnologiegeschichte.

Ich hoffe, dass AMD das hinbekommt. Egal ob SLI oder nicht, jeder profitiert von den integrierten Schaltungen. Uns kann's nur recht sein.

Nero24 schrieb:

Den nächsten Schritt in Richtung hohere Integrationsdichte machte AMD mit dem K6-III, der zum ersten Mal Level 2 Cache nicht auf dem Mainboard, sondern auf dem CPU-Die erhielt.

Zum Vergrößern anklicken....

Jein. Der K6-III mag als erster den L2-Cache on Die gehabt haben, aber schon der Pentium Pro hatte den L2 nicht auf dem Mainboard sondern im CPU-Gehäuse. Allerdings waren das noch 2 getrennte Dies. Trotzdem liefen die Daten nicht mehr über den FSB, sondern wurden seperat und vorallem synchron zum CPU-Takt transportiert.

MfG

Sunnyvale (dpa 12.04.2012) Der US-amerikanische Chiphersteller AMD hat heute seine neuen Prozessoren mit dem neuen Sockel 2800 vorgestellt. Er ist in der neuen 1nm-Technik gefertigt und beherbergt nun mit Arbeitsspeicher und Graphikeinheit auch die letzten, bisher externen Baugruppen.

Die neue Super-CPU wird sofort verfügbar und in verschiedenen Ausführungen erhältlich sein: AMD gibt Taktraten von anfangs 6 GHz bis 7,5 GHz an, die später bis auf 10 GHz erhöht werden sollen. Der integrierte Speicher reicht von 2 GB für das Einsteigermodell bis hin zu 16 GB beim 2.000 Euro teuren Top-Modell - letzteres hat dann auch den neuen GeForce12-Kern an Board, der die neuen 3D-Bildschirme ansteuern kann. Revolutionär ist die geringe Stromaufnahme, die AMD mit nur 35 Watt angibt.

Die neuen Mainboards werden nun noch kleiner werden, und im großen und ganzen nur noch die PCIe-Erweiterungsslots enthalten; mehrere Hersteller gaben schon bekannt, sogenannte Supermini-Boards herauszubringen, die nur noch 15x20 Zentimeter groß sind.

AMD wird nun endlich die 50%-Schallmauer beim Marktanteil durchbrechen. Konkurrent Intel hat der neuen Technik zur Zeit nichts entgegenzusetzen - deren Marktanteil sank in den letzten 7 Jahren von über 80 auf nur noch 55%, und die Zukunftsaussichten sind mehr als düster. Intel wird inzwischen mit Cyrix verglichen, die in den 90er Jahren den Anschluß verloren und aufgeben mußten.

PhoenixFG schrieb:

aus diesem Posting

Jein. Der K6-III mag als erster den L2-Cache on Die gehabt haben, aber schon der Pentium Pro hatte den L2 nicht auf dem Mainboard sondern im CPU-Gehäuse. Allerdings waren das noch 2 getrennte Dies. Trotzdem liefen die Daten nicht mehr über den FSB, sondern wurden seperat und vorallem synchron zum CPU-Takt transportiert.

Zum Vergrößern anklicken....

Der integrierte Level 2 Cache des Pentium Pro war aber nicht im Die integriert. Er saß nur mit auf dem Trägermaterial und war über einen eigenen Backside-Bus mit dem eigentlichen CPU-Kern verbunden. Insofern ist der Pentium Pro ein schlechtes Beispiel für die Integration von zusätzlichen Bauteilen in der CPU

gibts schon - und ist heiß umstritten:
http://www.planet3dnow.de/vbulletin/showthread.php?p=2318937#post2318937

Ich sehe im Zusammenhang mit PCIe Rev.2 (ab 2007 lt. AMD-Roadmap vom Analystentag 2005) und auch Hypertransport 3.0.
(PCIe Rev.2 soll in 22005 verabschiedet werden)

Beide könnte bei ca. 2,5 GHz und DDR-Datenstruktur liegen, was dann elektrisch ähnliche Aufgaben ergäbe.
Vorteil der intergrierten Lösung wäre, daß nicht extra ein Hub für 2,5 GHz-DDR konstruiert werden muß, also für Taktraten die normalerweise ein Northbridge nicht beherrschen muss und eben auch relativ feine Strukturbreiten erfordern würde.
Auch wäre eben PCIe eine gute Erklärung für den neuen Socket und die 267 zusätzlichen Pins würden dafür locker ausreichen.

Realistisch erscheint mir auch, daß Intel ähnlich bei PCIe Rev.2 Verfahren wird und das gleich in die CPU integriert.


UND - es geht ja um serienreife CPU etwa für Mitte/Ende 2006, wenn die Fab36 voll arbeitet und der Zertifizierung durch die OEMs der entsprechenden Opterone abgeschlossen ist.

Wenn das so weitergeht sitzt bald das komplette Chipset in der CPU.
Dafür braucht's dann aber 'nen 2000pin-Sockel, um die Anbindung nach
außen herzustellen.

-A

So koennte sich AMD ja auch unabhaengiger von Chipsatzherstellern machen. Was heisst unabhaengiger... Denn dann wuerden die doch ziemlich ueberfluessig werden, oder? Denn eigentlich braeuchte man ja keinen mehr..... (oder ueberseh ich da was?)

Sound, Lan usw... koennten die Mainboardhersteller nach ihren gutduenken selbst draufpflanzen...

Was ist eigentlich sonst noch wichtiges in den Chipsaetzen integriert, ohne das man nicht auskommen koennte?

Wenn das wirklich stimmt, steigt AMD ja doch noch wieder ins Chipsatzgeschaeft ein.


Eigentlich eine gute Idee, wie ich finde...

Nero24 schrieb:

aus diesem Posting

Der integrierte Level 2 Cache des Pentium Pro war aber nicht im Die integriert. Er saß nur mit auf dem Trägermaterial und war über einen eigenen Backside-Bus mit dem eigentlichen CPU-Kern verbunden. Insofern ist der Pentium Pro ein schlechtes Beispiel für die Integration von zusätzlichen Bauteilen in der CPU

Zum Vergrößern anklicken....

Ähm, hab ich was gegenteiliges geschrieben? Zumal es mir eher um die Entlastung des FSB ging bzw. um die Unabhängigkeit von eben diesem. Das dürfte ja einer der Hauptgründe für die Verlagerung in die CPU sein.

MfG

Wenn man dem glauben schenken darf:
http://www.the-inquirer.com/?article=23107

Hat Sockel M2 940 Pins
und Sockel F 1207 Pins

Grüße,
Tom

EiRoGGe schrieb:

aus diesem Posting

na ich weiß nicht so recht.

bringt sicherlich viel im hinblick auf die geschwindigkeit aber es macht die sache doch immer unflexibler.

so kommt man kaum umhin die cpu immer zu wechseln wenn mal neue entwicklungen auf dem sektor kommen.

wenn man eh jedes halbe jahr die cpu wechselt, macht das natürlich nix aber ein mainboard ist deutlich billiger zu wechseln und bringt meistens noch mehr vorteile.

Zum Vergrößern anklicken....

Aus heutiger Sicht sind diese Bedenken teilweise richtig. Schon bei A64 verliert man die Flexibilität auf einen neuen Speicherstandard zu wechseln, was bei Intel LGA775 CPUs ohne weiteres möglich ist.

Andererseits sollte man bedenken, dass abgesehen von ein "paar" Bastlern kaum jemand nur die CPU oder nur das Mainboard aufrüstet, sondern eher gleich das ganze System. Da ist das ganze dann unerheblich und man freut sich über die höhere Geschwindigkeit. Sollte Intel einen ähnlichen Weg gehen, dürfte sich die Sichtweise dieser Dinge ändern, weil sich dann auch dort zwangsläufig länger Upgrade-Zyklen (bisher ca. 1 Jahr) ergeben. Intel will ja auch den FSB durch einen seriellen Link ersetzen, quasi auch von AMD abgeschaut. Im Moment hat AMD tatsächlich die technologische Vorreiterrolle, in welcher man sich selbst gerne sieht. Ich sehe dieser Entwicklung positiv entgegen. Bis entsprechende CPUs im Handel sind wird ohnehin noch einige Zeit vergehen, TheInq ist der Zeit eben immer ein wenig voraus

PhoenixFG schrieb:

aus diesem Posting

Ähm, hab ich was gegenteiliges geschrieben? Zumal es mir eher um die Entlastung des FSB ging bzw. um die Unabhängigkeit von eben diesem. Das dürfte ja einer der Hauptgründe für die Verlagerung in die CPU sein.

Zum Vergrößern anklicken....

Schon klar Mir lag es nur am Herzen, noch einmal die Unterschiede zwischen dem PPro-Cache und dem K6-III Cache und damit den Unterschied zwischen On-Chip und On-Die herauszuarbeiten, da das PPro-Argument bereits bei der letzten Diskussion um den ersten On-Die-Level-2-Cache Prozessor kam und dort weit weniger vornehm formuliert wurde

Nochmal zu PCIe Rev 2.

Man hätte dann eh eine PCIe-Performance,
die auch einen Hypertransport 3.0 voll auslastet.

Also wäre ein extra HTe 3.0 -Kanal für I/O oder eben gleich PCIe integriert notwendig.

ich sehs schon kommen, bald sind die mainboards nur noch kondensatoren und sockel, der rest ist alles in der CPU. X-D

Denkt doch mal alle ganz genau nach! Was soll denn das bringen?
Eine höhere Bandbreite? Nö da kann man besser den Hypertransport Link ausbauen.
Niedrige Latenzen? Ja, nur wie wichtig ist das bei Erweiterungskarten?.
Besser für die Grafikkarte? Jain, was ist mit SLI und AMR, die wollen bald 2 * 16 Lanes. Und sind Latenzen wirklich so wichtig bei Grafikkarten?
Für Turbocache oder Hypermemory? Ja, Erweiterungskarten die auf den Hauptspeicher zugreiffen müssen haben mit Sicherheit einen Vorteil davon.

Meine Meinung: Vorteile gibt es eigentlich nur bei den Latenzen. Für die Bandbreite ist es egal, es macht alles unflexibler und die Boards teurer (6-Layer).
Wenn es AMD allerdings gelingen würde, 16 PCIe Lanes + Hypertransport einzubinden ohne auf 6-Layer ausweichen zu müssen, währe ich dafür. Turbocache würde schneller werden und SLI könnte man ermöglichen, indem man einen Chip entwickelt, der die 16 in 2*16 Lanes aufteilt, was allerdings die Latenzen wiedre verschlechtert.
Von weiteren PCIe Lanes im Prozessor halte ich allerdings nichts.

@Windi
Klar, wen die Latenz geringer ist steigt vieleicht nicht die rohbandbreite aber die effektive bandbreite. Es werd mehr Zeit da mit verbracht tatsächlich Daten zu senden und nicht auf Daten zu warten.

Naja, Vorteile wird diese Integration sicherlich bringen...; AMD wird mehr CPU's verkaufen können, weil die Neuen, der hohen Integrationsdichte sei dank, genauso anfällig werden, wie mit OnBoard-Kompoenten überladene Mainboards.

Wie oft fällt den heute ein Brett aus, das OnBoard Sound, S-ATA und ähnlichen Schickschnack hat? Meistens sind es dann sogar die unnützen Bauteile, die eine Platine unbrauchbar machen.

Ich möchte nicht wissen, was passiert, wenn man auch noch den PCI-E Controller in die CPU integriert...

Wo sind all die einfachen Systeme hin, die bis zum Erbrechen fehlerfrei arbeiten... (man erinnere sich an die alten BX440 Platinen... ein Meisterwerk der Konstruktion... und läuft und läuft und läuft...)

Hallo Aufwachen, S1207 ist ein Server Sockel! Wie Windi korrekt erkannt hat ist der Haupteffekt [einer PCIe Integration] eine Senkung der Latenzen. Jetzt überlegt euch mal welche IO Devices davon profitieren.

Graphik:
- Graphik spielt bei Serversystemen eine untergeordnete Rolle
- So wie Grafikkarten heute angesprochen werden (große Transfers in eine Richtung) ist kein großer Gewinn zu erwarten
- Bei SLI müsten das neue Socket mind. 32 PCIe Lanes besitzen anbieten um Latenzvorteile überhaupt messbar zu machen. Ob sich daraus tatsächliche Performancevorteile ergeben steht noch auf einem ganz anderen Blatt.
- Turbocache/Hypermemory könnten davon profitieren, aber wer steckt solche Karten in einen Server und wem ist dann die 2% Mehr-Performance wichtig?

Plattencontroller:
- Latenz ist absolut untergeorndet (ns vs ms)

Netzwerk:
- Realistisch betrachtet ist der Latenzgewinn immer noch untergeordnet. Zum Vergleich: Das kleinste 10GE Paket (64 Datenbytes/544 PHY Bits) hat eine Übertragungsdauer von ca. 55ns, ein 1024Byte Paket schon liegt aber schon bei 870ns. Wenn ein HT Hop zwischen PCIe Controller und CPU liegen würde kämen da noch ca. 15ns Latenz dazu.

Das einzige wo ein Latenzgewinn was bringen könnte wären RDMA-Adapter oder Clusterconnect-Lösungen, aber dazu müste die CPU direkt Infinoband o.ä. implementieren. Sobald man aber ein weiteres Chip-to-Chip Interface für den Infinibandcontroller braucht ist HT Latenztechnisch gegenüber PCIe Vorteil (vgl. auch hier)

Ein anderer vermeintlicher Vorteil wäre, dass man ggf. auf die Anbindung einer NB verzichten könnte und dann 3 HT Links für NUMA Anwendungen frei hätte (bessere Struktur in 4/8 Socket-Systemen). Irgendwie glaube ich nicht daran, denn das hieße ja alle Funktionen der NB durch diskrete Chips zu ersetzen => 1 LPC/BIOS Chip, 1 ATA Chip, 1 USB Chip, etc.

Kurz und gut was der INQ schreibt halte ich für ausgemachten Blödsinn! AMD ist besser damit bedient die HT Links aufzupeppen.

Meine derzeitige Spekulation zu S1207: 3x32Bit HT wovon einer in 2 16Bit links splitbar ist, dazu 6-Channel FB-DIMM Interface.

Beerman schrieb:

aus diesem Posting

Denn eigentlich braeuchte man ja keinen mehr..... (oder ueberseh ich da was?)

Was ist eigentlich sonst noch wichtiges in den Chipsaetzen integriert, ohne das man nicht auskommen koennte?

Zum Vergrößern anklicken....

Du uebersiehst BIOS-Anschluss, seriell, parallel, Floppy, PS/2, USB, System Management Bus, Interrupt Controller, Real-time Clock, DMA-Controller usw.