heise.de: DDR-II 800 für Socket F

http://www.heise.de/newsticker/meldung/67592

Elpida und Samsung haben 2 GBit / 200 MHz Chips vorgestellt, die ja in keiner Intel-Northbridge von 2006 sinnvoll eingesetzt werden könnten.
Der Socket F würde dann bei 2-Channel Bestückung auf 12,8 GByte/s je Socket kommen, bei zwei Sockets also 25,6 GByte/s .
Ein Intel Bensley packt 17 Gbyte/s an den Riegeln, die CPUs bekommen davon weniger ab - s. http://www.tecchannel.de/technologie/prozessoren/432493/index7.html.
(Theoretisch könnten die Northbridge auch mit schnelleren FBDIMMs umgehen, aber ob der Chipsatz das intern und in der Kommunikation mit dem FSB1066 zu den CPUs packt ?)

Bei 2* 12,8 Gbyte/s in einen Dual-Socket Opteron 2xx Design stellt sich aber die Sinnfrage nach HTT 2.0 = 2* 4 Gbyte/s. Der Hypertransport würde schlicht das ganze System ausbremsen, was übrigens schon bei DDR-II 667 gilt.
Doch schon HTT 3.x für den Socket F ?

---
http://www.elpida.com/en/news/2005/12-19.html

Die Riegel sind also schon weit entwickelt und bald greifbar.

---
http://www.xbitlabs.com/news/memory/display/20051220214114.html

Keine öffentlich bekannte Plattform kann damit umgehen ...
Für AMD und/oder IBM aber kein Problem.

Da der Thread hier noch so schön "übersichtlich ist, poste ich mal hier

Laut heise (A. Stiller) wird auf der ISSCC, die morgen (5.Feb.2006) beginnt, der Socket F Opteron vorgestellt.
Da dürfen wir ja mal gespannt sein

Und AMD nutzt wie Intel das Fachforum, um allhier einen neuen Prozessor vorzustellen: den neuen Dual-Core-Opteron mit 2,6 GHz, DDR2 und Pacifica

Zum Vergrößern anklicken....

Hoffentlich wird es auch eine öffentliche Präsentation, und keine Hinterzimmerveranstaltung

ciao

Alex

Opteron schrieb:

Laut heise (A. Stiller) wird auf der ISSCC, die morgen (5.Feb.2006) beginnt, der Socket F Opteron vorgestellt.

Hoffentlich wird es auch eine öffentliche Präsentation, und keine Hinterzimmerveranstaltung

Zum Vergrößern anklicken....

Das gabs bei uns schon auf dem alten Server / 5. Dezember'05 : http://www.planet3dnow.de/cgi-bin/newspub/search.cgi?category=1&keyword=+ISSCC

DDR-II mit 800 max. für die SOI-90nm Pacifica-Opterone und
DDR-III wieder mit 800 und höher für SOI-65nm eSiGe wäre nur logisch.

Der Socket F hat ja alle Vorraussetzungen für höhere Frequenzen an seinen Anschlüssen (keine HF-kritischen Pins mehr), daß hier zwei, drei oder mehr Speichergenerationen und Hypertransport-Designs unterstützt werden dürften.

So. M2 dürfte da etwas kurzlebiger sein, aber nachdem Hypertransport hier hohe Taktraten schon vorlegt und mit konv. Socket umsetzbar ist, bzw. PCIe bzw. PCIe V2 mit HF-technisch viel schwierigeren Slots klar kommt ist das Ende des bekannten Pin / Socket Designs aber noch nicht absehbar.

Immerhin ist schon ein neues Photo des Sockets aufgetaucht (denke zumindest dass es von der ISSCC ist:



Hier die News
http://www.hkepc.com/bbs/viewthread.php?tid=549717
zum Beispiel mit Altavista Babelfish Chinese trad --> English zu lesen
http://babelfish.altavista.com/babelfish/tr

mtb][sledgehammer;2591124 schrieb:

Immerhin ist schon ein neues Photo des Sockets aufgetaucht (denke zumindest dass es von der ISSCC ist..

Zum Vergrößern anklicken....

Nein, da irrst Du Dich leider auch, das ist dasselbe Foto, das es schon im letzten Nov. gab:

http://www.planet3dnow.de/vbulletin/showthread.php?p=2468612

Ich wunder mich langsam, wo den die Berichterstattung über die AMD CPU bleibt ... Intel ist mit seinem 16MB L3 Monster ja auch in den Schlagzeilen...

ciao

Alex