AMDs neue Prozessoren
- Ersteller samy2338
- Erstellt am
Gibs schon Informationen über die neuen Architekturen, die AMD 2007/08 bringen will.
Das alte Namenssytem (K6, K7, K8) wurde ja aufgeben.
Scheinbar splittet man die Entwicklung in zwei Bereiche, einen für Server und eine für Notebooks (mit 1W ULV chips),
wobei noch nicht feststeht welche Architektur den Desktop übernimmt.
Das alte Namenssytem (K6, K7, K8) wurde ja aufgeben.
Scheinbar splittet man die Entwicklung in zwei Bereiche, einen für Server und eine für Notebooks (mit 1W ULV chips),
wobei noch nicht feststeht welche Architektur den Desktop übernimmt.
![mtb][sledgehammer](/data/avatars/m/1/1883.jpg?1596828194){kind=avatar}
mtb][sledgehammer
Grand Admiral Special
Definitiv Informationen findest du hier:
http://www.amdcompare.com/techoutlook/
und hier:
http://www.amdcompare.com/prodoutlook/
Alles was darüber hinaus geht (Spekulationen) findest du hier im Forum, z.B. in folgenden Threads:
http://www.planet3dnow.de/vbulletin/showthread.php?t=242136
http://www.planet3dnow.de/vbulletin/showthread.php?t=134970
http://www.planet3dnow.de/vbulletin/showthread.php?t=247846
http://www.planet3dnow.de/vbulletin/showthread.php?t=222025
http://www.planet3dnow.de/vbulletin/showthread.php?t=109777
http://www.amdcompare.com/techoutlook/
und hier:
http://www.amdcompare.com/prodoutlook/
Alles was darüber hinaus geht (Spekulationen) findest du hier im Forum, z.B. in folgenden Threads:
http://www.planet3dnow.de/vbulletin/showthread.php?t=242136
http://www.planet3dnow.de/vbulletin/showthread.php?t=134970
http://www.planet3dnow.de/vbulletin/showthread.php?t=247846
http://www.planet3dnow.de/vbulletin/showthread.php?t=222025
http://www.planet3dnow.de/vbulletin/showthread.php?t=109777
Danke für die Links,
allerdings beziehen sich beide meist nur auf den K8 und seine Features.
In dem Artikel
www.eetimes.de/at/news/showArticle.jhtml?articleID=177100716
spricht Phil Hester aber von zwei auf Grund auf neuen Architekturen
und zumindest über die Mobilversion wurde hier noch nicht spekuliert.
allerdings beziehen sich beide meist nur auf den K8 und seine Features.
In dem Artikel
www.eetimes.de/at/news/showArticle.jhtml?articleID=177100716
spricht Phil Hester aber von zwei auf Grund auf neuen Architekturen
und zumindest über die Mobilversion wurde hier noch nicht spekuliert.
Zuletzt bearbeitet:
Ganz sicher? Es stimmt schon die Spekulatiusthreads sind sehr umfangreich. Aber wir befinden uns in der Forenzählweise irgendwo bei K9 1/2 und K10
Und was den Mobilbereich angeht, da ist unter dem Stichwort Geode [orthy.de] sicher auch einiges zu finden. Dein Topic sollte besser von der Moderation von "AMDs neue Prozessoren" besser in "AMDs neue mobile Prozessoren [ab Sockel S]" geändert werden, oder so ...
Ich denke, die werden da das Label "Geode" weiterführen, weil sie damit einen Höchstverbrauch von ca. 10 W definieren. Phil Hester sprach sogar von deutlich weniger [ca. 1W]. Mobile trifft es demnach auch nicht so gut. Das ist ja das "Problem" der Mobilbereich liegt irgendwo zwischen Desktop und Embedded, was sie da genau machen wollen, das wissen sie wohl derzeit auch noch nicht so richtig.
Low-Power trifft es besser, und tritt da auch gegen ARM und MIPS an (da hat AMD mit dem Alchemy auch ein sparsames MIPS Pferdchen].
MFG Bobo(2006)
Zuletzt bearbeitet:
Ob Sie den Namen Geode für diese CPU weiterführen bin ich mir nicht ganz sicher,
immerhin sind die meisten Geode-CPU eher leistungschwache uralt Designs, die man noch irgendwie zu verscherbeln versucht.
Ich denke, dass Sie eher einen unbelasteten Namen für ihre neue Mobilgeneration aussuchen werden.
Wenn AMD es wirklich schafft, diese CPU so modular auszulegen, dass sie damit vom PDA bis Notebook alles abdecken, würde diese CPU ein recht großes Segment bedienen und wäre ein wichtiges Standbein für AMD.
Ich hoffe nur,
dass AMD es schafft zwei Architekturen gleichzeitig weiterzuentwickeln und zu pflegen
und sich nicht dabei verzettelt wie Intel.
immerhin sind die meisten Geode-CPU eher leistungschwache uralt Designs, die man noch irgendwie zu verscherbeln versucht.
Ich denke, dass Sie eher einen unbelasteten Namen für ihre neue Mobilgeneration aussuchen werden.
Wenn AMD es wirklich schafft, diese CPU so modular auszulegen, dass sie damit vom PDA bis Notebook alles abdecken, würde diese CPU ein recht großes Segment bedienen und wäre ein wichtiges Standbein für AMD.
Ich hoffe nur,
dass AMD es schafft zwei Architekturen gleichzeitig weiterzuentwickeln und zu pflegen
und sich nicht dabei verzettelt wie Intel.
PuckPoltergeist
Grand Admiral Special
Wo siehst du denn aktuell Probleme? Sie pflegen im Moment gar drei Linien parallel, den K7 (Geode), den K8 und ihren dazugekauften Mips-Alchemy.
mtb][sledgehammer
Grand Admiral Special
Links Posten ist eigentlich gar nicht schwer: einfach Adresse rein kopieren und davor und danach jeweils je ein leerzeichen oder Zeilenumbruch und schon erkennt vB den Link als Link und fügt die Tags hinzu.
Also ums mal zusammenzufassen: nach dem von dir geposteten Artikel kam nicht mehr viel neues Spekulatives hinzu, IMO ist auch noch nichts andiskutiert worden, wie die Trennung der Sektoren aussehen könnte. AFAIK geht die Spekulation in Richtung mehr oder weniger Cores, mehr oder weniger Cache, verschiedene Speichertypen und Cachestufen (um Sever und Mobile Sektor mehr zu trennen). Was bislang IMO als mögliche Neuerungen für einen neuen Kern zählen sind z.B.: neue Cachestruktur (Level 0 oder Trace Cache), verbesserte FPU, 4 fach Skalares Design.
Also ums mal zusammenzufassen: nach dem von dir geposteten Artikel kam nicht mehr viel neues Spekulatives hinzu, IMO ist auch noch nichts andiskutiert worden, wie die Trennung der Sektoren aussehen könnte. AFAIK geht die Spekulation in Richtung mehr oder weniger Cores, mehr oder weniger Cache, verschiedene Speichertypen und Cachestufen (um Sever und Mobile Sektor mehr zu trennen). Was bislang IMO als mögliche Neuerungen für einen neuen Kern zählen sind z.B.: neue Cachestruktur (Level 0 oder Trace Cache), verbesserte FPU, 4 fach Skalares Design.
Öhemmm die Geodeline [athlon.de] selber besteht mindestens aus 2 Hauptsträngen. Dem Geode NX (K7), sowie dem Geode (GX/LX). Der K8 ist schon zugesagt für den Embeddedbereich (Frühjahr 2005 [amd.com]), und hat bei HP in Form eines Thin Clients Prozessor mit einem Takt von 1 GHz schon Einzug gefunden. ... und der Alchemy selber ist ja auch in verschiedenen Ausführungen zu haben.
In so fern pflegt AMD traditionell schon einen bunten Zoo (die 586/486 und noch kleineren Embedded lasse ich mal aus).
Was alles verbinden könnte in fernerer Zukunft ist Z-RAM [orthy.de], so etwas kann man als L2/L3 Cache in allen Familien gebrauchen.
MFG Bobo(2006)
Zuletzt bearbeitet:
>Wo siehst du denn aktuell Probleme? Sie pflegen im Moment gar drei Linien parallel, den >K7 (Geode), den K8 und ihren dazugekauften Mips-Alchemy.
Naja, die Geode werden immernoch in ihren damaligen Fertigungsprozessen hergestellt (130nm, 150nm).
Die Stromspareffekte entstehen dadurch, dass man die Fertigungstechnik heute besser im Griff hat.
Ich meine ja nur, dass AMD bisher gut damit gefahren ist, sich nur auf ein Produkt (Athlon) zu konzentrieren
und damit Intel auf allen drei Gebieten zu überholen (Server,Desktop,~Laptop).
Intel,die ja viel größere Forschungskapazitäten haben,
hat mit seine getrennten Produktlinien (Itanium, Netburst, Pentium M, XScale, etc)
bei vielen Produkten eine eher schlechte Leistung gebracht.
ps.:Man kann erst ab fünf Postings verlinken.
Naja, die Geode werden immernoch in ihren damaligen Fertigungsprozessen hergestellt (130nm, 150nm).
Die Stromspareffekte entstehen dadurch, dass man die Fertigungstechnik heute besser im Griff hat.
Ich meine ja nur, dass AMD bisher gut damit gefahren ist, sich nur auf ein Produkt (Athlon) zu konzentrieren
und damit Intel auf allen drei Gebieten zu überholen (Server,Desktop,~Laptop).
Intel,die ja viel größere Forschungskapazitäten haben,
hat mit seine getrennten Produktlinien (Itanium, Netburst, Pentium M, XScale, etc)
bei vielen Produkten eine eher schlechte Leistung gebracht.
ps.:Man kann erst ab fünf Postings verlinken.
rkinet
Grand Admiral Special
Die 'langsamen' GEODE spielen in der 1 Watt Klasse, wobei da 500 MHz nun wirklich ein ordentlicher Wert ist.
Ich habe hier gerade einen Celeron 633 /196 MB PC100 als Reserve-System in der Überarbeitung, da kann man die 80% PC-Augaben = Office, DSL-Internet und etwas Bildchen noch gut mit bearbeiten. Aber der kleine benötig weitaus mehr als 1 Watt, obwohl seine 180nm nicht so weit von 130nm entfernt sind.
Der K7 Geode ist hier schon um Längen weiter entwickelt und erreicht bei Leistungswerte, die die meisten Leute zufrieden stellen würden (bei entsprechender Peripherie, wie moderener Platte oder GraKa).
AMD packt in beiden Fällen dies aber nicht durch die Fertigungstechnik, sondern auf Sparsamkeit hin optimierte Transistoren. Ein Geode NX hat mässige OC-Eigenschaften, weil seinen Transitoren nicht genügend Strom zum Schalten bei höherem Takt liefern können. Das ist das 'Geheimnis' von stromsparenden Designs, also Taktverzicht durch gezielte Maßnahmen beim Transistordesign.
Die 130nm nutzt AMD, da finanztechnisch abgeschrieben und somit erst für Budget-Lösungen einsetzbar.
Ähnlich arbeitet auch Intel, nur da sind es die Chipsätze die auf 130nm /200 mm Wafer kommen (selbst für die 65nm Yonah). Erst zukünftig wird AMD die 90nm für Geode & Co. zur Verfügung stellen (also die Zweitverwertung der Fab30) und Intel wird ab Sommer Chipsätze in 90nm fertigen.
Da es im Netz leider keine neuen Angaben zu AMDs neuer Mobilarchitektur gibt,
möchte ich hier einfach mal ein bisschen ins Blaue spekulieren.
Es gibt noch nicht viele Informationen zu dem neuen Design,
außer dass es hoch modular sein soll
und so von Laptops bis zu 1Watt-Systemen alles abdecken kann.
Vor allem die 1W ist hart, da heutige ULV- Designs immer noch um die 10W ziehen.
Das sind noch mal 10x weniger und das wäre selbst in einem 45nm-Prozess nicht zu schaffen.
Daher gehe ich aus das hier auch beim Design kräftig abgespeckt wird.
Als Vorbild dient mir hier der CELL- Prozessor von IBM,
allerdings nicht der ganze CELL sondern nur ein einzelnes SPE.
Bei dem SPE (Synergistic Processor Element) versucht IBM einen PowerPC vom allem zu befreien was unverhältnismäßig viel Leistung verbraucht in Relation zur Performance,
und kehrt damit fast zu den Ursprüngen von RISC zurück.
Um auf 1W Verbrauch zu kommen müsste auch AMD sein Design auf das Nötigste reduzieren,
dabei aber darauf achten dass die Performance nicht leidet.
Leider ist das x86-IS nun mal kein simples RISC-Design,
sondern eher ein recht komplexes CISC,
was die Vereinfachung des Designs erheblich erschwert.
Allerdings muss man sagen, dass es AMD vorzüglich versteht mit x86-Code umzugehen
(Makro-ops, precoded Instruktioncache),
während Intel eher versucht, seinen alten Sünden zu entfliehen (Tracecache, IA64).
Letztendlich hat es AMD mit seiner 64bit-Erweiterung geschafft das alte x86-Design zukunftstauglich zu machen und dabei auch noch die schlimmsten Fehler auszumerzen.
Daher würde ich es AMD durchaus zutrauen ein schlankes Steuerwerk auf Basis von x86 zu bauen, vor allem wenn sie sich auf die bessere AMD64-Erweiterung konzentrieren.
Ein 2-fach skalares Design, mit allerdings getrennten Pfaden für Integer und FPU,
würde sicherlich reichen,
schließlich hat der Pentium3 auch nur 2 und der Pentium M 3 parallele Pfade,
die sich auch noch INT und FPU teilen müssen.
Bei den Fließkommaberechnungen wurde ich mich, wie bei den SPEs, auf die SSE- Multimediaeinheit konzentrieren.
Da moderne Software kaum noch die alte FPU, sondern SSE nutzt konnte man auf die vielleicht sogar ganz verzichten und in Software berechnen.
Auf OOO- Design könnte man nicht ganz verzichten, wie bei den SPEs,
dafür hat das x86-IS einfach nicht genügend Register.
Allerdings könnte man mit Einführung von AMD64 die Anzahl der Renamingregister auf 16 oder 32 reduzieren.
Bei 16 Registern ist der Code schon viel weniger verschachtelt,
so dass viel simplerer Logik reichen würde das OOO-Scheduling durchzuführen.
Damit wäre allerdings eine Performanceschwäche bei 32bit verbunden. Dies müsste man allerdings hinnehmen, da der 32bit-Code einfach komplexe DIE- Logik braucht um seine Schwächen zu kompensieren. Außerdem ist 2007/08 auch längst Windows Vista etabliert und meisten Anwendungen (vor allem die performancehungrigen) werden für 64bit kompiliert.
Auf eine aufwendige Sprungvorhersage wurde ich nicht verzichten, immerhin ist das Speichersubsystem eine der wichtigsten Komponenten eines System und auch maßgeblich an der Performance beteiligt. Eine gute Sprungvorhersage verhindert performancevernichtende Stalls und spart energiehungrigen Bustraffic.
Die Anzahl der Kerne, die Größe des Caches und die Art des Speichercontrollers werden dann individuell auf den Einsatzzweck abgestimmt und somit ein Höchstmaß an Flexibilität erreicht.
Natürlich wurde ein einzelner Kern nicht die Performance eines Opteron erreichen, sondern wäre wahrscheinlich 20% bis 30% langsamer, im FPU- Bereich sogar noch mehr, dafür wäre er auch nur ein Viertel so groß und würde nur 1-5W (je nach Taktung) brauchen.
In ein Notebook könnte man dann gleich ein Achterrudel einbauen wobei die einzelnen Kerne je nach Bedarf zugeschaltet werden.
Zwar könnte viele Software mit den vielen Kernen gar nicht umgehen, typische Notebookanwendungen wie Office, Surfen, Bild- und Videobearbeitung (Digicam) sind aber leicht parallelisieren.
Auch könnte man damit äußerst leistungsfähige Webserverblades bauen.
Bleiben 3D-Spiele, die sich wohl schwer parallelisieren lassen.
Die sind aber mehr von der Grafikkarte abhängig und für eine Chipsatzgrafik recht die Leistung noch Dicke.
Das ist natürlich alles nur Spekulation.
möchte ich hier einfach mal ein bisschen ins Blaue spekulieren.
Es gibt noch nicht viele Informationen zu dem neuen Design,
außer dass es hoch modular sein soll
und so von Laptops bis zu 1Watt-Systemen alles abdecken kann.
Vor allem die 1W ist hart, da heutige ULV- Designs immer noch um die 10W ziehen.
Das sind noch mal 10x weniger und das wäre selbst in einem 45nm-Prozess nicht zu schaffen.
Daher gehe ich aus das hier auch beim Design kräftig abgespeckt wird.
Als Vorbild dient mir hier der CELL- Prozessor von IBM,
allerdings nicht der ganze CELL sondern nur ein einzelnes SPE.
Bei dem SPE (Synergistic Processor Element) versucht IBM einen PowerPC vom allem zu befreien was unverhältnismäßig viel Leistung verbraucht in Relation zur Performance,
und kehrt damit fast zu den Ursprüngen von RISC zurück.
Um auf 1W Verbrauch zu kommen müsste auch AMD sein Design auf das Nötigste reduzieren,
dabei aber darauf achten dass die Performance nicht leidet.
Leider ist das x86-IS nun mal kein simples RISC-Design,
sondern eher ein recht komplexes CISC,
was die Vereinfachung des Designs erheblich erschwert.
Allerdings muss man sagen, dass es AMD vorzüglich versteht mit x86-Code umzugehen
(Makro-ops, precoded Instruktioncache),
während Intel eher versucht, seinen alten Sünden zu entfliehen (Tracecache, IA64).
Letztendlich hat es AMD mit seiner 64bit-Erweiterung geschafft das alte x86-Design zukunftstauglich zu machen und dabei auch noch die schlimmsten Fehler auszumerzen.
Daher würde ich es AMD durchaus zutrauen ein schlankes Steuerwerk auf Basis von x86 zu bauen, vor allem wenn sie sich auf die bessere AMD64-Erweiterung konzentrieren.
Ein 2-fach skalares Design, mit allerdings getrennten Pfaden für Integer und FPU,
würde sicherlich reichen,
schließlich hat der Pentium3 auch nur 2 und der Pentium M 3 parallele Pfade,
die sich auch noch INT und FPU teilen müssen.
Bei den Fließkommaberechnungen wurde ich mich, wie bei den SPEs, auf die SSE- Multimediaeinheit konzentrieren.
Da moderne Software kaum noch die alte FPU, sondern SSE nutzt konnte man auf die vielleicht sogar ganz verzichten und in Software berechnen.
Auf OOO- Design könnte man nicht ganz verzichten, wie bei den SPEs,
dafür hat das x86-IS einfach nicht genügend Register.
Allerdings könnte man mit Einführung von AMD64 die Anzahl der Renamingregister auf 16 oder 32 reduzieren.
Bei 16 Registern ist der Code schon viel weniger verschachtelt,
so dass viel simplerer Logik reichen würde das OOO-Scheduling durchzuführen.
Damit wäre allerdings eine Performanceschwäche bei 32bit verbunden. Dies müsste man allerdings hinnehmen, da der 32bit-Code einfach komplexe DIE- Logik braucht um seine Schwächen zu kompensieren. Außerdem ist 2007/08 auch längst Windows Vista etabliert und meisten Anwendungen (vor allem die performancehungrigen) werden für 64bit kompiliert.
Auf eine aufwendige Sprungvorhersage wurde ich nicht verzichten, immerhin ist das Speichersubsystem eine der wichtigsten Komponenten eines System und auch maßgeblich an der Performance beteiligt. Eine gute Sprungvorhersage verhindert performancevernichtende Stalls und spart energiehungrigen Bustraffic.
Die Anzahl der Kerne, die Größe des Caches und die Art des Speichercontrollers werden dann individuell auf den Einsatzzweck abgestimmt und somit ein Höchstmaß an Flexibilität erreicht.
Natürlich wurde ein einzelner Kern nicht die Performance eines Opteron erreichen, sondern wäre wahrscheinlich 20% bis 30% langsamer, im FPU- Bereich sogar noch mehr, dafür wäre er auch nur ein Viertel so groß und würde nur 1-5W (je nach Taktung) brauchen.
In ein Notebook könnte man dann gleich ein Achterrudel einbauen wobei die einzelnen Kerne je nach Bedarf zugeschaltet werden.
Zwar könnte viele Software mit den vielen Kernen gar nicht umgehen, typische Notebookanwendungen wie Office, Surfen, Bild- und Videobearbeitung (Digicam) sind aber leicht parallelisieren.
Auch könnte man damit äußerst leistungsfähige Webserverblades bauen.
Bleiben 3D-Spiele, die sich wohl schwer parallelisieren lassen.
Die sind aber mehr von der Grafikkarte abhängig und für eine Chipsatzgrafik recht die Leistung noch Dicke.
Das ist natürlich alles nur Spekulation.
Ähnliche Themen
