Bulldozer rollt an....

[Konrad321]

war nicht schon immer von q3 die Rede?

Von Q2 oder erstes Halbjahr war die Rede für Zambezi.

 

[clevemayer]

Ja aber ich denke die Auslieferung findet ja auch im Q2 statt, vermutlich ist nur damit zu rechnen das Zambezi im Q3 flächendekend verfügbar ist... also so hab ich es zumindest verstanden

 

[FredD]

http://cpu.zol.com.cn/231/2310866.html

Sind das neue Modelle (u.a. FX-8150) ab September? Klingt gut.

 

[Konrad321]

Ja aber ich denke die Auslieferung findet ja auch im Q2 statt, vermutlich ist nur damit zu rechnen das Zambezi im Q3 flächendekend verfügbar ist... also so hab ich es zumindest verstanden

Naja, wenn im August Massenfertigung angesagt ist, befürchte ich keine sonderlich gute Verfügbarkeit im September.

 

[clevemayer]

Sind das neue Modelle (u.a. FX-8150) ab September? Klingt gut.

ist mir noch garnicht aufgefallen

entweder ein fake oder der Praktikant bei AMD hat mal wieder top Arbeit geleistet beim Folienabtippen von einem FX-8150 hab ich noch nicht gehört nur von nem fx-8130

 

[Konrad321]

ist mir noch garnicht aufgefallen

entweder ein fake oder der Praktikant bei AMD hat mal wieder top Arbeit geleistet beim Folienabtippen von einem FX-8150 hab ich noch nicht gehört nur von nem fx-8130

Die Folien müssten ziemlich frisch sein. Eine Namensänderung wäre dann denkbar.

edit, gab vorher schon ein Gerücht mit der Namensgebung. Ist nur ewig alt.

Exclusive: AMD is investing in excess of 4 GHz with AMD FX-8150P Black Edition

http://www.nordichardware.se/nyhete...ver-4-ghz-med-amd-fx-8150p-black-edition.html

 

[amdfanuwe]

Jup, hatte die Taktraten des FX-8 gemeint.

Allgemein gibt es ja mehrere Möglichkeiten wie AMD es mit dem Turbo handhaben könnte.
1. In festen schritten, abhängig von den ausgelasteten Kernen. Also z.B. 500MHz bei allen acht Kernen, nochmal +250MHz bei der Hälfte (bei vier Kernen) und weitere 250MHz wieder bei der Hälfte (bei zwei Kernen). AMD wird dann schon darauf geachtet haben das man innerhalb der TDP bleibt.

2. So das die CPU selber überwacht was noch an Takt Reserven frei ist, bis das Maximum der TDP erreicht ist. Also das es auch zwischen schritte geben könnte, z.B. 500MHz Turbo bei allen acht Kernen und weitere 50-100MHz pro Kern der nicht ausgelastet wird.

Wobei ich eher an das erst Beispiel glaube, aber nur mit zwei schritten. Aber die zweite Möglichkeit wäre vielleicht was für spätere Prozessoren

Wurde von AMD schon erläutert:
Der Prozessor überwacht seinen Verbrauch.
Der Grundtakt wird nie unterschritten.
Bei normalen Anwendungen taktet der Prozessor mit bis zu 500MHz auf allen Kernen höher.
Werden nicht alle Kerne benötigt, können die benötigten Kerne auch noch weiter hochtakten.
Der Verbrauch wird unabhängig von der Temperatur ermittelt. Dadurch wird der Turbotakt unabhängig von der Umgebungstemperatur (eine Notbremse wird wohl noch drin sein?).

Overclocking ist somit eigentlich nur möglich, indem man die TDP Grenze hochsetzt.
Im Prinzip also wie bei den Grafikkarten.

 

[gruffi]

Hmm, wäre jetzt ne interessante Option, hab ich noch nicht daran gedacht. Aber irgendwie würde es keinen Sinn machen, zumindest wenn man am Hintergrund der Resteverwertung festhält.

Es muss nicht unbedingt Resteverwertung sein. In dem Sinne ist ein i5 2500 ja auch keine Restverwertung. Die Resteverwertung hat man eh beim FX-6xxx. Dort sollte es relativ sicher sein, dass man einfach nur ein Modul deaktiviert und fertig. Beim FX-4xxx können wir nur abwarten. Mittels Tests sollte es leicht herauszufinden sein, was AMD dort gemacht hat. Aber selbst wenn man zwei vollständige Module deaktiviert, sehe ich das nicht so kritisch. Dann verliert man halt 10% oder 20%. Wenn Takt/Turbo dafür aggressiver arbeitet, weil mehr Energiereserven zur Verfügung stehen, sollte man das gut kompensieren können.

Hm, ist das denn sicher ? Bei Intel mag das so sein, aber bei AMD hab ich noch das Patent von den FastPath/µCode Decoderblöcken in Erinnerung, falls das implementiert wurde, könnte ich mir vorstellen, dass da jeder Block fusionieren kann. Aber natürlich ebenfalls nur ne Vermutung.

Klar, theoretisch könnte man 4+4 dekodieren. Wie da das Frontend aufgebaut ist, können wir weiterhin nur spekulieren. Der Scheduler selbst kann die Branch Fusion MicroOp aber lediglich an eine Pipe schicken. Durchgehend kann man also lediglich einen Durchsatz von 4+1 garantieren. Bei aufwändigem switch/case/if/else Code, der nur bedingt mittels Sprungtabellen realisiert werden kann, verschenkt man also etwas an Potenzial. Sollte aber eigentlich unkritisch sein. Solche Fälle sind eher selten. Hier noch der Scheduler mit der entsprechenden Branch Fusion Pipe:

Moment mal, wer sagt das? Ich hatte das so im Kopf, dass im BD sehr wohl 256bit AVX möglich ist, nur dass die gleiche FPU auch 2x 128bit ausführen kann.

Er redet von 2 Modulen für den FX-4xxx gegen 4 Kerne ohne SMT beim i5 2500. Dann hast du halt 4x 128-bit gegen 4x 256-bit. Aber wie schon gesagt, das ist alles noch spekulativ. AVX wird im Client Markt eh länger brauchen, bis es sich etabliert. Potenzial ist auf jeden Fall da, deutlich mehr als bei dem was SSE4 zu bieten hat. Bis dahin wird man aber erstmal SSE ausreizen. Und da sind es selbst bei einem Bulldozer mit nur 2 Modulen 4x 128-bit gegenüber 4x 128-bit bei einem 4C i5. Nachteile sollte der FX-4xxx deswegen nicht haben. Ganz im Gegenteil, aufgrund der Funktionsweise der Flex-FPU kann ein Kern trotzdem bis zu 2x 128-bit pro Takt nutzen. Bei Intel bleibt jeder Kern auf 1x 128-bit unter SSE limitiert.

 

[ONH]

Die Resteverwertung hat man eh beim FX-6xxx. Dort sollte es relativ sicher sein, dass man einfach nur ein Modul deaktiviert und fertig.

Das ist ja gemäss der Coreboot, Konfiguration Optionen für BD1 als bestätigt angesehen werden, (so wie ich das verstanden habe), mit BD2, soll anscheinend dann der Mischbetrieb kommen, mit Modulen mit deaktiverten Thread und Vollen Modulen.

 

[Opteron]

http://www.nordichardware.se/nyhete...ver-4-ghz-med-amd-fx-8150p-black-edition.html

Lol, kopier das mal in google translate:

Uppdatering 2011-04-02: Första april är över och vi hoppas nu att vi istället kan se detta som en profetia. Plus i kanten till Henry som avslöjade vår topphemliga källa.

Schon mal ein kleiner Tipp, "Första" ist verwandt mit dem englischen "First", auf Deutsch also "Erste-r"

Es muss nicht unbedingt Resteverwertung sein. In dem Sinne ist ein i5 2500 ja auch keine Restverwertung. Die Resteverwertung hat man eh beim FX-6xxx. Dort sollte es relativ sicher sein, dass man einfach nur ein Modul deaktiviert und fertig. Beim FX-4xxx können wir nur abwarten. Mittels Tests sollte es leicht herauszufinden sein, was AMD dort gemacht hat. Aber selbst wenn man zwei vollständige Module deaktiviert, sehe ich das nicht so kritisch. Dann verliert man halt 10% oder 20%. Wenn Takt/Turbo dafür aggressiver arbeitet, weil mehr Energiereserven zur Verfügung stehen, sollte man das gut kompensieren können.

Naja,wenn nicht Resteverwertung ist, dann wäre der 4110 mit $220 aber immer noch zu billig. Da wärs ja sogar besser die voll funktionsfähigen 8Kerner als 6Core zu verkaufen, das brächte immerhin $260.

Klar, theoretisch könnte man 4+4 dekodieren. Wie da das Frontend aufgebaut ist, können wir weiterhin nur spekulieren. Der Scheduler selbst kann die Branch Fusion MicroOp aber lediglich an eine Pipe schicken. Durchgehend kann man also lediglich einen Durchsatz von 4+1 garantieren. Bei aufwändigem switch/case/if/else Code, der nur bedingt mittels Sprungtabellen realisiert werden kann, verschenkt man also etwas an Potenzial. Sollte aber eigentlich unkritisch sein. Solche Fälle sind eher selten. Hier noch der Scheduler mit der entsprechenden Branch Fusion Pipe:

Na dann aber 4+2, den Scheduler gibts schließlich 2Mal in nem Modul

Aber auch 4+4 wäre trotzdem sinnvoll:

a) Selbst wenn es nen kleinen Stau im Scheduler gäbe, so spart die ganze Sache Platz im Dispatcher. 4+4 hieße, dass 4 MacroOps auf Reise gehen können, die 4fusionierte x86 Befehle beinhalten könnten. Wenn nichts fusioniert wird, braucht man extra 4 MacroOps für die -> weniger Platz im Dispatcher/Dispatcher Queue.

b) Wenn nur ein bestimmter Decoder fusionieren kann, braucht man wieder etwas mehr Logik, um die Dekoder zu unterscheiden. Da man aber - zumindest im Patent - schon den Aufwand betreibt, jedem Dekoderblock eine µCode Engine zu gönnen, will man anscheinend möglichst flexibel sein, von der Logik her würde dann auch OpFusion in jedem Block Sinn machen.

Aber sicher weiß man eben nichts. Dagegen spricht sicherlich der Aufwand, schließlich sollen laut intel nur ~20% der Instruktionen fusioniert werden können. Aber µCode Ops sind eben noch seltener.

Naja mal schauen, was AMD am Ende da im Front-End gebastelt hat

Ganz im Gegenteil, aufgrund der Funktionsweise der Flex-FPU kann ein Kern trotzdem bis zu 2x 128-bit pro Takt nutzen. Bei Intel bleibt jeder Kern auf 1x 128-bit unter SSE limitiert.

Na da muss man noch ne Detailstufe weiter runter gehen, Intel kann auch 2 128bit Befehle, aber das müssen halt ADD und MUL sein. Bei AMD ists FlexFPU egal.

 

[gruffi]

Naja,wenn nicht Resteverwertung ist, dann wäre der 4110 mit $220 aber immer noch zu billig.

Ehrlich gesagt sehe ich niemanden, der sich beim i5 2500 darüber beschwert, dass er zu billig gegenüber einem i7 2600 ist.

Na dann aber 4+2, den Scheduler gibts schließlich 2Mal in nem Modul

Wenn du so willst, ja. Ich bezog mich halt auf einen logischen Prozessor / Thread bzw auf das, was das Marketing als "Kern" bezeichnet.

Aber auch 4+4 wäre trotzdem sinnvoll:

a) Selbst wenn es nen kleinen Stau im Scheduler gäbe, so spart die ganze Sache Platz im Dispatcher. 4+4 hieße, dass 4 MacroOps auf Reise gehen können, die 4fusionierte x86 Befehle beinhalten könnten. Wenn nichts fusioniert wird, braucht man extra 4 MacroOps für die -> weniger Platz im Dispatcher/Dispatcher Queue.

Na ja, wie oft kommt denn sowas vor, dass du 4 MacroOps mit fusionierten Anweisungen hast? Seeeeeehr selten. Aber wie schon gesagt, gut möglich, dass die Decoder 4+4 können. Ich würde sogar sagen, dass dies die wahrscheinlichere Option ist. Was die Ausführung betrifft, ist es aber lediglich 4+1 bzw 4+2.

 

[Dresdenboy]

Ich bin bei dem Turbo sowieso etwas stutzig, es wäre seltsam aber nicht unmöglich, dass je höher der Grundtakt ist, desto niedriger der Turbo, ich kann es dir leider nicht sagen, du beziehst dich wahrscheinlich auf die 3,8 GHz und die 4,2 GHz mit Turbo des FX-8 oder?

Ein Mensch spielt ein wenig mit den Zahlen rum und schon rennen alle mit diesen Werten los, schreiben neue Religionsstiftungsbücher usw.

Nur um zur Verwirrung beizutragen bzw. die Interpretationsfreiheiten zu demonstrieren, habe ich auch einen Versuch gewagt:

 

[Opteron]

Ehrlich gesagt sehe ich niemanden, der sich beim i5 2500 darüber beschwert, dass er zu billig gegenüber einem i7 2600 ist.

Da sind auch keine 2Module mit 4 Kernen und 4 MB L2 dektiviert, sondern nur lächerliche 2MB L3.
Im Verhältnis dazu müßte man das 4core Sandy DIE schon als Pentium G verramschen. Aber da gibts bei Intel ja dann ein extra DIE. Wieso hat das eigentlich keinen extra Codenamen, da steht überall nur SandyBridge. Für die Dickschiffversionen gibts immerhin ein -E als Zusatz.

Wenn du so willst, ja. Ich bezog mich halt auf einen logischen Prozessor / Thread bzw auf das, was das Marketing als "Kern" bezeichnet.

Naja, macht aber halt keinen Sinn, wenn der Decoder für 2 Kerne Instrunktionen holen muss.

Na ja, wie oft kommt denn sowas vor, dass du 4 MacroOps mit fusionierten Anweisungen hast? Seeeeeehr selten. Aber wie schon gesagt, gut möglich, dass die Decoder 4+4 können. Ich würde sogar sagen, dass dies die wahrscheinlichere Option ist. Was die Ausführung betrifft, ist es aber lediglich 4+1 bzw 4+2.

Jo klar, selten, aber µCode Ops eben noch seltener ... naja vielleicht haben die das Patent auch liegen lassen und nur den alte K10 Decoder aufgebrezelt ... warten wirs mal ab.

 

[Bobo_Oberon]

http://cpu.zol.com.cn/231/2310866.html


Es scheint sich zu bewahrheiten. Ein launch im September ist heftig.

Hmmmm ... empfinde ich auch als heftig ... soll ich das Geld für ein System statt ausgeben ... etwa sparen *?

MFG Bobo(2011)


* Chatt-Gedenkminute einleg

 

[nonworkingrich]

Nur um zur Verwirrung beizutragen bzw. die Interpretationsfreiheiten zu demonstrieren, habe ich auch einen Versuch gewagt:

Ach komm, sowas machst du doch nicht einfach so, da steckt doch mehr dahinter! Du weißt doch was!!1

 

[Dresdenboy]

Hmmmm ... empfinde ich auch als heftig ... soll ich das Geld für ein System statt ausgeben ... etwa sparen *?

MFG Bobo(2011)


* Chatt-Gedenkminute einleg

Vielleicht relativiert sich das. Wenn man nicht auf FX-8150, FX-8100, FX-6100, FX-4100 wartet, sondern schon mit FX-8130P, FX-8110, FX-6110, FX-4110 zufrieden ist, könnte man auch eher in den Besitz eines FX gelangen

Evtl. hilft auch das hier:

http://www.donanimhaber.com/islemci...fazla-sayida-islemci-son-ceyrekte-geliyor.htm


Manchmal komme ich mir vor wie ein Feuerwehrmann *g* Gut, zu Kindergartenzeiten wollte ich das mal werden ^^

 

[gruffi]

Da sind auch keine 2Module mit 4 Kernen und 4 MB L2 dektiviert, sondern nur lächerliche 2MB L3.
Im Verhältnis dazu müßte man das 4core Sandy DIE schon als Pentium G verramschen. Aber da gibts bei Intel ja dann ein extra DIE. Wieso hat das eigentlich keinen extra Codenamen, da steht überall nur SandyBridge. Für die Dickschiffversionen gibts immerhin ein -E als Zusatz.

Solange der FX-4xxx dann auf ähnlichem Preisniveau wie der 4C/4T i5 liegt, sehe ich da kein Problem. AMD hat darüber ja noch den FX-6xxx, der wiederum mehr Potenzial für eine Restverwertung bietet, preislich aber über dem 4C/4T i5 angesetzt werden könnte.

Naja, macht aber halt keinen Sinn, wenn der Decoder für 2 Kerne Instrunktionen holen muss.

Pro Thread ändert das aber nichts. Da ist es maximal trotzdem nur 4+1.

 

[Dresdenboy]

Ach komm, sowas machst du doch nicht einfach so, da steckt doch mehr dahinter! Du weißt doch was!!1

Natürlich weiß ich was. Z. B. über kommende Fahrzeugfunktionen. Oder meintest du etwas anderes 8)

 

[aylano]

Ich finde diese Roadmap @ Posting # 2439 seltsam

http://www.pcgameshardware.de/aid,8...-abgelichteten-AMD-Mobile-Llano-APU/CPU/News/

a) Wenn man sie mit dieser Roadmap vergleicht, dann sind die x100-Modelle langsamerer (& Stromsparende) Modelle.
Kurz gesagt, vielleicht bringt AMD im Herbst später langsamere Modelle und ein schelleres.

AMD hat ja auch 1 Quartal nach Deneb neue & schnellere Modelle rausgegeben.
bzw. bei Athlon 64 X2 kamen später auch langsamere Modelle.

b) Produktion in August und Launch in September geht irgendwie nicht.

c) Wenn AMD wirklich einen Bug habens sollte, dann wird das Neue Stepping mehr als 3 Monate verspäter kommen. K10-B3 kam auch fast 6 Monate nach K10-B2

PS: Eine Verschiebung kann man nicht ausschließen.
Entweder es sind wieder nur Gerüchte, wie sie zum HD 6970-Launch verbreitet wurden oder das Problem und die Verschiebung ist heftiger als man jetzt glaube möge bzw. die Roadmap meint.

 

[gruffi]

b) Produktion in August und Launch in September geht irgendwie nicht.

Falls doch, dann wäre das aber zumindest positiv für den Bulldozer Launch. Der sollte dann irgendwann Juni/Juli sein. Immerhin sprach AMD bisher davon, Bulldozer Anfang Sommer auszuliefern. Und bis dahin muss die Produktion ja laufen.

 

[nonworkingrich]

Also ganz ehrlich, ich glaub nicht mehr, dass der Bulldozer noch kommt. Die Tests mit den Samples waren wohl nicht so berauschend, dann haben sie in den Geschichtsbüchern geblättert und gemerkt "ach Mist, die Konkurrenz hat das Konzept mit tiefen Pipelines und hohem Takt ja schon ausprobiert, damals mit dem P4, war ja gar nicht so dolle ". Jetzt gucken sie grad einen aus, der der interessierten Öffentlichkeit schonend beibringt, dass K10 es noch ein paar Jahre richten muss. Ist ja auch wirklich eine gute CPU, im neuen Fertigungsprozess bekommt der nochmal nen ordentlichen Schub.

 

[Konrad321]

Vielleicht relativiert sich das. Wenn man nicht auf FX-8150, FX-8100, FX-6100, FX-4100 wartet, sondern schon mit FX-8130P, FX-8110, FX-6110, FX-4110 zufrieden ist, könnte man auch eher in den Besitz eines FX gelangen

Ist das deine Vermutung oder wie soll das zu verstehen sein? Ausgehend von dem "vielleicht", deute ich das als Vermutung von dir. Vielleicht liegt deine Annahme richtig, vielleicht auch nicht.

 

[Morkhero]

naja eigentlich muss er kommen ... ich bekomme ja dauernd eine mail nach der anderen mit dem betreff : Bulldozer rollt an....

 

[Effe]

Genau, die werden alles in der Elbe versenken und empfehlen doch lieber Intel zu kaufen...

Widerspricht diese neue Folie, sofern echt, irgendwelchen vorherigen (dürftigen) Informationen? Ist diese ein Indiz der Verzögerung des Launches(welcher faktisch noch unbekannt ist) ?

 

[Dresdenboy]

@nonworkingrich:
LOL

Ist das deine Vermutung oder wie soll das zu verstehen sein? Ausgehend von dem "vielleicht", deute ich das als Vermutung von dir. Vielleicht liegt deine Annahme richtig, vielleicht auch nicht.

Es ist eine Vermutung, welche mir aber deutlich plausibler scheint, als die zuerst angekündigten FX-Modelle plötzlich 8150, 8100 usw. zu nennen. Ich rate ja nicht, sondern benutze meinen Verstand und wäge Wahrscheinlichkeiten ab.

Und schließlich kann mal wieder alles Fake sein Dafür sehe ich auch eine Wahrscheinlichkeit.