AMD AM4 Plattform für Zen CPU und APU

Könnte das ein AMD-Patent bezüglich AM4 sein:

Slot design for flexible and expandable system architecture

An apparatus includes a printed circuit board including a connector footprint comprising a first footprint portion operative to receive a first connector portion and a second footprint portion operative to receive a second connector portion. The first footprint portion is compliant with a first communications link type and the first and second footprint portions are jointly compliant with a second communications link type. The printed circuit board includes first conductive traces coupled to the first footprint portion and a first device footprint. The first conductive traces are selectively configurable according to a selected one of the first and second communications link types. The printed circuit board includes a second conductive traces coupled to the second footprint portion and the first device footprint. in at least one embodiment of the apparatus, the first communications link type is AC-coupled and the second communications link type is DC-coupled.

Die Bilder sind da leider kaputt. Aber das hört sich irgendwie nach einem flexiblen Sockel/Slot an, oder?

Edit: Volles Patent: http://www.freepatentsonline.com/WO2012138550A1.pdf

Ein ausgewähltes Bild:

rLGawaq.png
 
Zuletzt bearbeitet:
Die Bilder sind da leider kaputt.
Guckst Du hier:
http://www.freepatentsonline.com/9192052.pdf

:)

Da sieht man noch einen HT/PCIE-Combo PHY. Auf den hoff ich sowieso, den wollte AMD schon mal 2012 bringen.
Ist jetzt die Frage, ob das noch aktuell ist, oder nicht. Der neue Interconnect heißt ja GMI, aber gut - bei ner Patentanmeldung hatte die Marketingabteilung sicher nix zu sagen.

Wieso man das auf ne Karte bringen sollte weiss ich allerdings jetzt nicht, vielleicht für Blade Server?
Da sind die ganzen Systeme ja traditionell schon auf Karten.
 
Später im Text wird aber auch von Socket und nicht Slot gesprochen:

Thus, the same socket may be used to couple components compliant with either type of link, providing flexibility to expand a system architecture implemented by an exemplary printed circuit board assembly
 
Später im Text wird aber auch von Socket und nicht Slot gesprochen:

Ok, ja das wär dann ja das Mindeste. Wenns für Karten geht, gehts natürlich erst recht für Sockel.
Dein zitierter Text beschreibt ungefähr das, was ich mir für AM4 wünschen würde. Für 1P-Desktop-Systeme ne Menge PCIe-Lanes und für 2P-Systeme etwas weniger Lanes, stattdessen HT. Aber dass funktionieren würde, wissen wir schon seit ~2012. Aber interessant dass das Patent erst 2014 eingereicht wurde. Ist jetzt die Frage, ob das ein Nachzügler der begrabenen Projekte war, oder ein zeichen dafür, dass mans für ZEN wieder ausgegraben hat. Schwer zu sagen im Moment.
 
Ein neues Gerücht - ziemlich spezifisch:

Future AMD AM4 Socket will be µOPGA, and it will have 1331 pins. A LGA solution will be used for Opteron Zen CPUs.

AM4 solution will have the virtue of putting together the plus points of the thrree actual AMD sockets: AM3+, FM2+ and AM1.

Like AM3+ Socket, AM4 will be able to support 140+ Watt CPUs and APUs. Like FM2+, AM4 will be able to support powerful integrated GPUs. Like AM1, AM4 will allow to realize budget mainboards, as much as high end mainboards: AM4 CPUs and APUs will have an integrated FCH, but a lot of features can be added thanks to external chipsets (more PCI-E lines for multi GPUs cofigurations, M.2 slots, etc).
 
Die Vermutungen gingen bereits in diese Richtung. AM4 löst alle bekannten Plattformen ab. Kann einem nur recht sein. Ich habe gerade ein Sockel 1155er Board ersetzen müssen und kam nicht mal auf eine handvoll Boards zur Auswahl AM3+ gibts noch wie Sand am Meer.
 
Hmmm >1300 Pins ... könnte bei der Anzahl dann zumindest mehr PCIe-Lanes geben ... immerhin was. Ein Vorteil gegenüber Intels 11xx ist besser als gar keiner ;)
Dürfte sicherlich das obere Ende für ne Budget-Fassung sein.
 
Da steht ja auch, dass über das optionale Chipset evtl. mehr Lanes angeboten werden - die Frage wäre dann ja, wie das Chipset angebunden ist? Wenn das diese neue Version vom HT ist, mit 25 GB/s pro Kanal, und evtl. mehrere Kanäle vorgesehen sind, dürfte einiges darüber möglich sein.
 
Da steht ja auch, dass über das optionale Chipset evtl. mehr Lanes angeboten werden - die Frage wäre dann ja, wie das Chipset angebunden ist? Wenn das diese neue Version vom HT ist, mit 25 GB/s pro Kanal, und evtl. mehrere Kanäle vorgesehen sind, dürfte einiges darüber möglich sein.

Na ne, das wird vermutlich so ähnlich wie bei Intel laufen und da ist grob gesagt ein "dicker" Kanal nix anderes als ein 16facher PCIe-Link mit Hin+Rückkanal. Der schafft rechnerisch 2x15 GB/s, die 5 GB/s gehen halt wegen irgendeiner Kleinigkeit verloren. mit. "Kanal" ist ne irreführende Bezeichung, das sagt nichts über die Leitungsanzahl aus und damit auch nicht über die Pinbelegung.

~400 Pins mehr als AM3+ wären aber schon mal ne Ansage. Ein PCIe-16-Slot hat inkl. Masse und Voltage-Pins 82 Kontakte. Selbst wenn wir mal annehmen, dass das alles von der CPU kommen müsste, bräuchte man also nur 82 Leitungen mehr ... das dürfte bei gleich +400 Kontakten damit lockerst drin sein, das sieht sogar eher nach 3xPCIe16 aus. Sogar 4xPCIe16 wäre rechnerisch noch drin, aber das wär dann schon etwas viel, da blieben nur noch ~50 Kontakte für den Rest...

Mehr Lanes per Chipsatz wirds damit sicher nicht brauchen, der wird nur noch Sata, USB und anderes Gedöns anbieten, wobei das rudimentär vermutlich auch schon alles onboard ist. Dafür gehen natürlich auch ein paar Pins drauf. Aber zwei USB3.0 Ports brauchen auch nicht soviele Pins und SataExpress ist ja nichts anderes als Sata über PCIe ... Vielleicht wird man wählen können, entweder SataExpress und 2xPCIe16 oder 3x16 und kein SataExpress oder so ähnlich.
 
Das beißt sich jedenfalls entschieden mit der alten Folie zum Thema FM3. Ich tendiere allerdings dazu, eher diesem neuen Text zu trauen als der mittlerweile doch recht alten Folie. Ich wäre jedenfalls froh, wenn ich mich doch geirrt haben sollte und dieser FM3 nicht einfach umbenannt wurde.

Aber die Anbindung ist echt ein Thema. Es muß was sein, was viel Bandbreite bietet, um per Zusatzchipsatz viele PCIe-Lanes daraus generieren zu können, aber darf auch nicht so "auftragen", daß es unnötig kostet. In den kleineren APUs kann man diesen Controller evtl. weglassen, um Diefläche zu sparen. Aber die Pins sind im Sockel, erfordern hoffentlich nicht noch eine Platinenlayer mehr, das geht bei einem 20-€-Brett gar nicht.
 
Das beißt sich jedenfalls entschieden mit der alten Folie zum Thema FM3. Ich tendiere allerdings dazu, eher diesem neuen Text zu trauen als der mittlerweile doch recht alten Folie. Ich wäre jedenfalls froh, wenn ich mich doch geirrt haben sollte und dieser FM3 nicht einfach umbenannt wurde.
Ja die Hoffnung bleibt .. insbesondere auch im Hinblick auf die 140W ...

Aber die Pins sind im Sockel, erfordern hoffentlich nicht noch eine Platinenlayer mehr, das geht bei einem 20-€-Brett gar nicht.
Na wenn ein Billigchip nur ~8-16 Lanes hat, dann wirds sicherlich auch Billig-Bretter geben, die auch nur diese 8-16 Lanes aufs Board durchkontaktieren.

Solange man also aufs Maximum verzichtet, spricht nichts gegen Billigboards.
 
~400 Pins mehr als AM3+ wären aber schon mal ne Ansage. Ein PCIe-16-Slot hat inkl. Masse und Voltage-Pins 82 Kontakte. Selbst wenn wir mal annehmen, dass das alles von der CPU kommen müsste, bräuchte man also nur 82 Leitungen mehr ... das dürfte bei gleich +400 Kontakten damit lockerst drin sein, das sieht sogar eher nach 3xPCIe16 aus. Sogar 4xPCIe16 wäre rechnerisch noch drin, aber das wär dann schon etwas viel, da blieben nur noch ~50 Kontakte für den Rest...

Bei wohl weiter sinkenden Versorgungsspannungen werden da auch einige VCC und GND Pins mit dabei sein.
 
Kann es sein, dass der GDI (100 GB/s) auch nach aussen geführt wird als coherent fabric über die Sockel-Pins? Bringt das überhaupt etwas ausser in Sockel Mehrkern-Systemen?
An diesem GDI-Interconnect könnte man alles was sonst mit PCIe an I/O angebunden wird anbinden und dann auch mit weniger Lanes klar kommen. Vielleicht gibt es da eine ganz neue Schematik? Könnte eine diskrete GPU die GDI unterstützt hier profitieren? Der Steckplatz bleibt ja PCIe.
 
Bei wohl weiter sinkenden Versorgungsspannungen werden da auch einige VCC und GND Pins mit dabei sein.
Klar, aber keine 400 ;) So 32-40 Lanes könnten schon drin sein.
Die Video Anschlüsse der APUs vergesst ihr aber auch.
Ne, der Sockel FM2 hatte ja mit Videoanschluss auch nur ~900 Pins.

Kann es sein, dass der GDI (100 GB/s) auch nach aussen geführt wird als coherent fabric über die Sockel-Pins? Bringt das überhaupt etwas ausser in Sockel Mehrkern-Systemen?
Vermutlich ja, halt das neue Hypertransport.
An diesem GDI-Interconnect könnte man alles was sonst mit PCIe an I/O angebunden wird anbinden und dann auch mit weniger Lanes klar kommen. Vielleicht gibt es da eine ganz neue Schematik? Könnte eine diskrete GPU die GDI unterstützt hier profitieren? Der Steckplatz bleibt ja PCIe.
Darüber diskutieren wir schon länger, z.B hier:
http://www.planet3dnow.de/vbulletin...d-mit-Sockel?p=5065246&viewfull=1#post5065246

Gäbe halt kleine Latenzvorteile, für das aktuell gehypte VR wärs nicht schlecht und nachdem die HPC-GPU vermutlich ein MCM aus CPU+GPU-Die sein wird und wg. Speicherkohärenz GMI verstehen dürfte, wärs jetzt nicht das Riesenproblem das Gleiche zw. den gleichen Komponenten, nur über ein paar Mainboardleitungen udn einem PCIe-Slot zu implementieren. Die Bandbreite wäre halt geringer als bei der MCM-APU-Lösung, weil Takt und Lanes des Interconnects weniger wären, aber zumindest bliebe der Latenzvorteil.
 
Ah perfekt .. ne offizielle Bestätigung also. Stellt sich nur noch die Frage nach dem Wieso ;)
 
Und mehr:

The AM4 Socket will be 40 x 40 mm, like Fm2+ Socket, and the mounting hole pitches seem to be 54mm and 90mm (measured between the center of the holes, of course).

About Summit Ridge, the first revision of this CPU seems to support just DDR4-2400 MHz, and DRR4-2933 MHz when overclocked. [...]

40x40mm wäre extrem klein für 1331 Pins, oder?
 
40x40mm wäre extrem klein für 1331 Pins, oder?

Nee, stell Dir doch mal ne aktuelle AM3(+)- oder FM2(+)-CPU vor....das sind ungefähr die Maße. Und bei der Anzahl Pins, verteilt auf die gesamte Unterseite ergibt das rund 1 Pin pro mm (Wurzel von 1331~36,5; Seitenlänge von 40mm ergibt 1600mm², also genug Platz). ;D

Der Thread ist mit dem Post von BoMbYs Zauba-Datenbank-Bildchen übrigens im semiaccurate-Forum verlinkt worden.
 
Zuletzt bearbeitet:
Sind FM2 und AM3 nicht schon praktisch voll ausgefüllt, mit jeweils ~950 Pins?
 
Klar ist die Fläche ausgefüllt, aber dünner machen und näher beisammen rücken kann man die Pins ja trotzdem noch.
 
Zuletzt bearbeitet:
Ist das wirklich ein Sockel? Sieht mir eher wie ein Blister aus *noahnung*

Es sind keine Löcher und kein Verriegelungsmechanismus zu sehen. Zu LIF Sockeln wird man ja wohl nicht mehr zurückkehren..
 
Ist das wirklich ein Sockel? Sieht mir eher wie ein Blister aus *noahnung*

Es sind keine Löcher und kein Verriegelungsmechanismus zu sehen. Zu LIF Sockeln wird man ja wohl nicht mehr zurückkehren..

Ja steht auf dem Bild und im Patent, da steht auch LGA... wobi da Pga ausgeschrieben steht, da sowohl als auch spart man sich wohl das Zeichnen der Kontakte.

Das Bild beantwortet wohl deine andere Frage, der Frame hat 4 Nasen welche Eingeklinkt werden
http://patentimages.storage.googleapis.com/US20140043768A1/US20140043768A1-20140213-D00004.png
 
Zuletzt bearbeitet:
Sieht aus wie ein Grafik- bzw. Onboardchip.
 
Zurück
Oben Unten