Intel Itanium: 64 Bit und neue Architektur für den Servermarkt
Als der Intel Itanium, oder besser gesagt die IA-64 auf dem Intel Microprozessor Forum im
Jahre 1999 vorgestellt wurde, war sie nicht mehr als ein Papiertiger. Man konnte jedoch bereits anhand
der Spezifikationen erkennen welchen Markt Intel im Visier hat: Den Servermarkt. Intel zufolge sind 32 Bit
Mikroprozessoren für den Heimanwenderbereich noch vollkommen ausreichend, und da unter anderem Sun
bereits eine 64 Bit CPU im Servermarkt platziert hatte wollte Intel dem nicht nachstehen.
Der fundamentale Unterschied zwischen dem Intel Itanium und dem Intel Pentium 4 ist die nicht
mehr vorhandene vollständige x86-Kompatibilität. Im Gegensatz zum Pentium 4 hat Intel diese nicht
mehr im Visier und versucht mit dem Itanium einen neuen Industriestandard als Nachfolger des äußert
erfolgreichen x86 einzuführen.
Wo sich bisher der Mikroprozessor um die Optimierung der Ausführung von Maschinencode kümmerte
wählt Intel nun einen anderen Weg: Die Optimierung durch den Compiler. Der Itanium ist ein sogenannter
VLIW - Prozessor, kein reiner superskalarer Mikroprozessor mehr.
Bei VLIW (Very Long Instruction Word) handelt es sich um eine Erweiterung der Superskalaren
Arbeitsweise. Der Mikroprozessor verfügt wie bei dieser auch über mehrere Recheneinheiten,
welche auf bestimmte Operationen spezialisiert sind (ALU, FPU, etc.). Im Gegensatz zur reinen
superskalaren Arbeitsweise erfolgt die Optimierung der Ausführung jedoch nicht im Leitwerk des
Mikroprozessors, sondern bereits im Voraus durch den Compiler. Das Leitwerk hat nun nur noch
die Aufgabe, die einzelnen Instruktionen an die einzelnen Recheneinheiten zu verteilen.
Im obigen Beispielhaften VLIW - Kern eines Mikroprozessors verfügt dieser über sechs
Recheneinheiten, sowie eine Instruktionslänge von 32 Bit. Ein Superskalarer
Prozessor würde nun ein Instruktionsregister von 32 Bit Länge besitzen, das Leitwerk dieses lesen,
decodieren und anschließend an die entsprechende Recheneinheit weiterleiten.
Ein VLIW Prozessor besitzt hingegen ein Instruktionsregister von
Instruktionslänge * Anzahl der Recheneinheiten
also im obigen Fall 32 Bit * 6 Recheneinheiten = 192 Bit.
Eine Instruktion enthält also maximal sechs Sub-Instruktionen. Diese Einteilung erledigt der Compiler,
so dass der Programmcode immer optimal auf die Maschine abgestimmt ist.
Intel nennt diese Technik im Itanium EPIC (Explicitly parallel Instruction Computer), ein Compiler für
IA64 muss somit EPIC-Kompatiblen Maschinencode erzeugen.
Im Falle der IA64 - Architektur werden drei Instruktionen im Instruktionsregister übergeben,
welche jeweils 41 Bit lang sind. Zusätzlich kommen noch 5 Kontrollbits im Instruktionsregister
hinzu, so dass sich eine Gesamtlänge von 128 Bit für das Instruktionsregister ergibt.
Eine genauere Beschreibung würde den Rahmen dieses Artikels bei weitem sprengen,
nicht umsonst hat der „Intel Software Developers Guide“ über 1700 Din A4 - Seiten. Zum weiteren Verständnis
reicht das Wissen über die VLIW - Technik und das EPIC-Prinzip von Intel.
Diesen Artikel bookmarken oder senden an ...