All die hübschen Wünsche nützen nichts wenn die Güte der elektrischen Verbindungen aber nicht ausreichend ist. AMD hat sich so einige Tricks aus der bisherigen Verbindungstechnik abgeschaut und für den HTr-Link modifiziert und integriert.

Terminierung: Alle elektrischen Verbindungen des HTr werden chipintern angepasst. Nur durch korrektes Einmessen und Einpegeln ist die Güte der Signale konstant gut. Auch dass dies chipintern erfolgen soll, weicht von der bisherigen Praxis ab. Was bisher ein Boardproblem war, wird nun in den Chip verlagert. Natürlich ist durch die Massenproduktion von HTr-Chips auch eine Kostenreduktion möglich. Die eingesetzten Spannungspegel sind 1,2 V, vergleichsweise niedrig (PCI hat je nach Version 5V oder 3,3V Spannung)

Differenzielle Übertragung: Die Leitungen sind so ausgelegt, dass sowohl ein normales Signal übertragen wird, als auch ein invertiertes Signal auf einer zweiten Leitung. Eine Mess/Korrekturelektronik vergleicht diese Werte. Wenn das Signal mit dem invertierten (umgedrehten) Signal verglichen wird, dann ist die Summe beider 0 

+1 –1 = 0

Sobald aber abweichende Werte erscheinen werden (analoge) Korrektursignale geschickt, diese Übertragungstechnik ist schon uralt, hat sich aber gut bewährt in der analogen Audio/Videoelektronik. Möglich wurde dies für den HTr-Link, da nun neuerdings Schaltkreise bei diesen Frequenzen zuverlässig arbeiten können.

Digitale Fehlerkorrektur: Fehlerhafte Daten werden nach CRC-Norm korrigiert, zusätzlich werden fehlende Daten nochmals angefordert. HTr hat hier von der Netzwerktechnik gelernt.

Seriell/Parallel: HTr ist „beides“. Seriell bedeutet, dass auf einer Leitung alle Daten übertragen werden (Kommandodaten, Adressierungsdaten, eigentliches Datenpaket). Prinzipiell ist HTr seriell ausgelegt (bei differentiellen Leitungen kann man die beiden Leitungen als eine Leitung auffassen). HTr gestattet es aber auch, zusammen viele Einzelleitungspaare zu betreiben.

Der Trick ist, dass jedes HTr-Link „Kabel“ jeweils für sich synchronisiert und korrigiert wird. Bei paralleler Datenübertragung liegen viele Datenleitungen (und gegebenenfalls spezielle Kommando und einzelne Adressierungsleitungen) nebeneinander und sind an einem einzigen Taktgeber angebunden. Problematisch ist dabei immer, dass die Daten untereinander zeitlich wegdriften. Durch die individuelle Ansteuerung und Korrektur kann HTr „problemlos“ aus einer Vielzahl von Leitungen bestehen. HTr hat so das beste aus beiden Welten übernommen.

Stromsparfunktionalität: Mit der offiziellen Vorstellung des Hypertransportkonsortiums, war spätestens dann auch klar, dass der HTr-Link vollständig der ACPI-Norm für Strommanagement gehorchen soll. Frank P. Helms spricht bei der HTr Vorstellung selber davon, dass erstmals ein Link „Bus“ Strommanagementfähigkeiten bekommt. Ein Beispiel für die Fähigkeiten ist, dass im S3 Modus der CPU-Kern und das Interface für den HTr-Link stromlos geschaltet wird. Nur der Speichercontroller ist noch aktiv, damit der Speicherinhalt der Speicherzellen noch regelmäßig aufgefrischt wird. Im S1 Modus wird lediglich die Taktfrequenz und Spannung für den HTr-Link runtergefahren. „…host bridge and memory controller are placed into low-power state…”

Seite 6/10