Der Hypertransportlink; AMD’s Unabhängigkeitserklärung
Von: Bokill (Gast-Redakteur) 16. Januar 2004 letztes Update: 29. Januar 2004
3. Die 4 strategischen Unabhängigkeitselemente der K8 Plattform
1. IO-Systeme: Niemand kann AMD mehr in die Verbindungsart vom System zur CPU "hineinreden".
AMD hat dieses IO-System aus der Taufe gehoben und zur Weiterentwicklung vielen
anderen Firmen zur Verfügung gestellt. Für die wichtige Verbindung zwischen
CPU und CPU hat AMD eine eigene Sonderform des HTr geschaffen. Der Kohärente
Hypertransportlink HTc sorgt für dem korrektem Datenaustausch zwischen System,
Speicher, Cache und den CPUs selber. Dieser Sonderfall ist wichtig für
Mehrfachopteronsysteme. Für den Athlon64 ist diese Sonderform HTc irrelevant.
2. Sockelmechanik: Die Art, die Mechanik des CPU-Sockels ist schon seit dem
K7 Athlon, vollständig unter Kontrolle von AMD (AMD bediente sich dort aber noch eines fremden Systemprotokolles, dem EV-6 von DEC für die Alphas)
3. Rechtssicherheit & Patente: Dank des Patentaustauschabkommens kann AMD gefahrlos die Instruktionen für x86 nutzen. Mit dem geschickten Erweitern des x86-Standards auf die AMD64-Lösung sind sie erstmals auf der 64Bit Ebene eines Instruktionssatzes auch wirklich unabhängig geworden.
4. Kompatibelität, Brücken in die Vergangenheit: Natürlich befolgte AMD das Karma der vollen uneingeschränkten Kompatibilität von x86. Die Einschränkungen werden derzeit „woanders gemacht“.
Derzeit ist der Hammer auch sehr leistungsfähig in x86. 32Bit-Funktionalität
ist kein Gebrechen, sondern eine notwendige leistungsfähige Rückversicherung.
Die AMD-Strategie der 4 Elemente sind nicht im luftleeren Raum entstanden. Sie hatten Vorläufer.
Die Vorgeschichte zu den K8 Grundelementen.
Die vielen kleinen Schlachten und Scharmützel in der Vergangenheit deuteten schon früh auf die genannten Grundelemente.
Wer sich nicht für die Geschichte begeistern will, betrachtet ab Seite
4 den (topologischen) Aufbau des HTr-Links. Oder kann ab Seite
7 zu den technischen Daten der Bandbreiten vom HTr-Link gehen.
Doping für den Sockel 7 ( Super Sockel 7)
Barocke Featureritis
Mit dem Schaffen des Super Sockel 7 implementierte AMD die Features hinein, die laut Intel besonders dem Pentium II vorbehalten sein sollten. 100 MHz Bustakt und AGP waren auch auf dem Super Sockel 7 möglich.
Kraftvolles Pin/Sockel-Doping
a. Kreatives Erweitern der Multiplikatoren für Super Sockel7 schuf den Freiraum nach oben hin, so waren auch 600MHz technisch möglich.
Der Multiplikator 2 aus den alten Sockel 5 Tagen bekam ab dem K6-2 mit dem
CXT Kern die Multplikatorfunktion 6
b. Die K6+ Reihe hatte gar eine weitere Umdeutung der Jumper bekommen, so konnten die Möglichkeiten des PowerNow! nach unten deutlich erweitert werden.
Hier bedeutete der alte Multplikator 2,5 für die Modelle K6-2+ und
K6-III+ den neuen Multiplikator 2
Dieses Bild zeigt den Schematischen Aufbau des HTr-Links. Der Host
"Gastgeber" kann bis zu 1024 Anweisungen zwischenspeichern. In den
meisten Fällen ist der Hammerprozessor der Host. Genauer gesagt die
Hypertransporteinheiten des Hammerprozessors. Der Opteron hat 3 Einheiten davon.
Die Athlon64-Reihe hat nur noch eine Hypertransportlinkeinheit . Es muss aber
nicht immer der Hammer sein. Der HTr kennt die verschiedensten Gastgeber. Die
Tunnel lassen sich nicht weiter stören von dem Datenverkehr. Auch andere
HTr-Mitglieder können Informationen zwischenspeichern. Dieses Parken von Daten
ist eines der vielen Tricks, damit schnell viele Daten verarbeitet werden
können. Auf den folgenden Seiten werden weitere Topologien des HTr-Links
gezeigt. Topologie = "schematischer Aufbau"
3DNow!; Seitenwageninstruktionen
Diese Instruktionsfeatureeinheit in der AMD CPU K6-2 und folgenden war eine Ohrfeige von AMD an Intel. Zwar war dieser Instruktionssatz nicht auf AMD’s Mist alleine gewachsen, sondern ist eine Zwangsgeburt von AMD, Cyrix (IBM), IDT mit der Hebamme MS.
Aber nur AMD war massenhaft und früh mit dieser SIMD-Lösung am Markt. Dass AMD wirklich früh damit experimentierte, zeigten (einige? ) die K6’s… sie hatten schon rudimentäre Teilfunktionen von 3DNow! Implementiert.
(siehe Software für 3DNow!).
3DNow! war eine geschickte Erweiterung von MMX. Unter Beibehaltung des alten Standards MMX und der totalen Kompatibilität lernte MMX in Form des 3DNow! einfache Fließkommaberechnungen. So ist Intel genötigt worden auch ein Feature in die kommenden Pentium III hineinzubacken. Natürlich ohne die Version von AMD, aber von der
Funktion und Struktur her war SSE1 ein schlichter Abklatsch der Lösung von AMD.
Ich zähle die uralten Klamotten nur deswegen auf, da derzeit der Markt wieder in Unruhe geraten ist. Die Gemengelage ist vergleichbar der Super Sockel 7 Zeit; und der Zeit des Athlonschocks.
Nur diesmal mit dem Unterschied, dass unter Beibehaltung des x86-Karma „Bedingungslose Kompatibilität“, das Fundament für AMD fester gegossen ist als jemals zuvor.
Diesen Artikel bookmarken oder senden an ...