Zen mit L0-Cache und µOp-Puffer

AMD Logo

Von ausnahmsweise belastbaren Informationen zu Zen weiß Matthias Waldhauer auf seinem Blog zu berichten. Mitte Februar tauchten wieder einige neue Codesegmente von AMD-Programmierern in Open-Sourcen-Projekten auf.

Demnach gibt es bei Zen sowohl einen µOp-Cache (L0-Cache) als auch einen µOp-Puffer. Letzterer ist ein eher kleiner Befehlspuffer, der die Ausführung von Schleifen beschleunigt, ersterer vermutlich wie bei Intel ein kleiner Cache zum Zwischenspeichern von ca. 1000 dekodierten Befehlen. In erster Linie ist dies eine Energiesparmaßnahme, schließlich ist die Dekodierung des immer gleichen Befehls nicht gratis. Allerdings profitiert auch die Kernleistung davon, da die maximale Befehlsanzahl, die der Cache pro Takt an die Ausführungseinheiten liefert, größer ist als die maximale Anzahl, die der Decoder bereitstellen kann.

Erst bei Skylake verbreiterte Intel dieses Interface. Kernfetischisten können jetzt die wahrscheinliche Breite und die Anbindung an ALUs und FPU diskutieren, normale AMD-Fans müssen darauf hoffen, dass keine Bugs auftreten und die Techniken ähnlich gut wie bei Intel ihren Dienst verrichten werden.

Quelle: The New Citavia Blog: New AMD Zen core details emerged