Vorstellung dritte Generation AMD Epyc (7003) heute um 16:00 Uhr

Nach­dem AMD die unter dem Code­na­men Milan bekann­ten Pro­zes­so­ren der drit­ten Gene­ra­ti­on Epyc bereits seit Ende letz­ten Jah­res an gro­ße Cloud­be­trei­ber aus­lie­fert, wer­den die­se heu­te offi­zi­ell vor­ge­stellt. Die Prä­sen­ta­ti­on, die wie momen­tan üblich, als auf­ge­zeich­ne­tes Video zur Ver­fü­gung gestellt wird, könnt Ihr dann auch bei uns live ver­fol­gen und kom­men­tie­ren.

Die Präsentation

Laut AMD sol­len wäh­rend des digi­ta­len Events von AMD selbst, bran­chen­füh­ren­den Rechen­zen­trums­part­nern sowie Kun­den inter­es­san­te Ein­bli­cke gewährt werden.

Zu den Prä­sen­ta­to­ren gehören:

• Dr. Lisa Su, Pre­si­dent & CEO AMD
• Mark Paper­mas­ter, Exe­cu­ti­ve Vice Pre­si­dent of Tech­no­lo­gy and Engi­nee­ring und CTO AMD
• For­rest Nor­rod, Seni­or Vice Pre­si­dent und Gene­ral Mana­ger, Dat­a­cen­ter and Embedded Solu­ti­ons Busi­ness Group AMD
• Dan McNa­ma­ra, Seni­or Vice Pre­si­dent und Gene­ral Mana­ger, Ser­ver Busi­ness Unit AMD

Der Ausblick auf Milan 

Neben dem erwar­te­ten Leis­tungs­plus von 10 bis 20 Pro­zent gegen­über Rome (Zen 2) (Quel­le: Hard­ware­lu­xx) wer­den eini­ge Ver­bes­se­run­gen in der Archi­tek­tur erwar­tet. So hat Pho­ro­nix bereits über ein paar Instruk­tio­nen berich­tet, die im letz­ten Jahr im LLVM Clang Com­pi­ler auf­ge­führt wurden:

• INVPCID (Inva­li­da­te Pro­cess-Con­text Identifier)
• PKU (Memo­ry Pro­tec­tion Keys)
• VAES (Vec­tor AES)
• VPCLMULQDQ (Car­ry-Less Mul­ti­pli­ca­ti­on Quadword)
• SNP (Secu­re Nes­ted Paging)
• INVLPGB (Inva­li­da­te TLB with Broadcast)
• TLBSYNC (TLB Synchronization).

Außer­dem sol­len laut unse­ren Infor­ma­tio­nen Tran­sac­tion­al Syn­chro­niza­ti­on Exten­si­ons (TSX) unter­stützt wer­den, was dann wohl eine Zer­ti­fi­zie­rung von SAP HANA ermög­li­chen dürfte.