AMDs Zen 2 Rome kommt mit 64 Kernen im Chiplet-Design
Auf der heute in San Francisco abgehaltenen “Next Horizon” Präsentation hat AMD Details zur Zen 2 Architektur enthüllt. Und was bereits in diversen Gerüchten kolportiert wurde, hat sich nun als Tatsache herausgestellt. Neben einigen Detailverbesserungen bauen die zukünftigen Epyc Server-Prozessoren mit dem Codenamen “Rome” auf ein Chiplet-Design, bei dem acht 7nm CPU-Chiplets mit einem 14nm I/O‑DIE verbunden werden.
Mit den CPU-Chiplets schlägt AMD nun eine Herangehensweise an, die wieder weggeht von den immer weiter integrierten und komplexeren CPU-Kernen und hat dafür einen einfachen Grund. Es gibt Bereiche in modernen CPUs, die von kleinerer Fertigungstechnik weniger profitieren oder sogar obsolet werden, wenn sie in jedem CPU-Kern vorhanden sind. Werden diese nun in das I/O‑DIE ausgelagert, wird für die 7nm CPU-Chiplets eine viel kleinere Fläche benötigt. Das führt dazu, dass auf einen Wafer mehr Chips passen, was zu einer Kostenersparnis führt. Gleichzeitig wird man wahrscheinlich sogar im zukünftigen Prozessordesign flexibler.
Weitere Details in aller Kürze:
- Zweite Generation Infinity Fabric
- Acht Speicherkanäle
- 128 PCIe-Lanes
- Unterstützung von PCIe 4.0
- 7nm bringt 2fache Dichte, bei halbem Verbrauch und 1,25 facher Performance
- Hardwareverbesserungen zum Schutz vor Spectre und weitere Security Improvements
- Verbesserte Execution Pipeline
- Verbessertes Prefetching
- Verbesserte Sprungvorhersage
- Erneut optimierter Befehlscache
- Größerer Op-Cache
- Verdoppelte Floating Point Performance mit 256-Bit
- Verdoppelte Load/Store Bandbreite
Weitere Informationen mit Bildern findet Ihr unter anderem hier:
- AMD Next Horizon Event Live Coverage AMD EPYC 2 Details (ServeTheHome)
- AMD Next Horizon Live Blog (AnandTech)
- AMD Epyc: Rome mit 64 Kernen als 9‑Chip‑Prozessor enthüllt (ComputerBase)
- AMD verteilt bei Zen 2 die Kerne und I/O auf mehrere Chips (golem.de)
- AMDs Zen 2 kommt im Chiplet-Design und mit verdoppelter FPU (3DCenter)