AMD mit neuen Funktionen beim Ryzen-3000-Speichercontroller — Valhalla?
In den letzten Tagen gab es Berichte über einen neuen Codenamen “Valhalla” für die dritte Generation der Ryzen-Prozessoren, die bislang allerdings unter dem Namen “Matisse” bekannt war. Basis dafür sind Optionen in einem Beta-BIOS des Mainboards Biostar X470GT8. Zusätzlich gibt es Gerüchte unter anderem zum Speichercontroller, der dann im I/O‑Die in 14 nm zum Einsatz kommen wird. Unter Umständen ist “Valhalla” daher der Codename für ebendiesen I/O‑Die oder für das Zusammenspiel aus Zen-2-CPU-Chiplet (7 nm) und dem I/O‑Die (14 nm) für Desktop-Prozessoren.
Aufgegriffen hatte die Entdeckungen im BIOS die Webseite Critical Hit, die aufgrund der Änderung von “Zen Common Options” in “Valhalla Common Options” über besagten Codenamen spekulierten. Fraglich ist allerdings, warum man auf einem Mainboard, das dann Prozessoren von Zen 1 und Zen 2 unterstützen wird, in den allgemeinen Einstellungen einen Codenamen nur für die neue Generation benutzen sollte.
Auf jeden Fall wird sich mit dem Chiplet-Design bei AMD-Prozessoren einiges ändern, so wandert der Speichercontroller in den I/O‑Die. Unter anderem zu ebendiesem gibt es vom Entwickler des DRAM Calculator for Ryzen neue Gerüchte:
1) New memory controller with partial error correction for nonECC memory
2) Desktop processor with two (2 CCD) chiplets on board, 32 threads maximum
3) New MBIST (Memory built-in self-test)
4) Core watchdog — is a fail/safe function used to reset a system in case the microprocessor gets lost due to address or data errors
5) XFR — at the moment I do not see anything special about it, the algorithm and limits have been updated. Scalar Controll come back with new processors.
6) Updated core control has a symmetric configuration of the active cores . In 2CCD configurations, each chiplet has its own RAM channel in order to minimize latency to memory access. 1 channel on 8 cores will be a bottleneck if you use the system in the default state.
Neben der erneuten Bestätigung, dass die Ryzen-Prozessoren der dritten Generation mit mehr als einem Zen-2-Chiplet und damit mit mehr als 8 Kernen erscheinen werden, soll der neue Speichercontroller eine partielle Hauptspeicher-Fehlerkorrektur auch ohne ECC-Module bieten.