Hot Chips 31: AMD CEO Dr. Lisa Su hält Keynote — Vorträge zu ZEN 2 und Navi

Auf der vom 18. bis zum 20. August an der Uni­ver­si­tät Stan­ford statt­fin­den­den Kon­fe­renz Hot Chips 31 wird Dr. Lisa Su — CEO und Pre­si­dent von AMD — die Key­note des ers­ten Tages zum The­ma “Deli­ve­ring the Future of High-Per­for­mance Com­pu­ting with Sys­tem, Soft­ware and Sili­con Co-Opti­miza­ti­on” hal­ten. Zusätz­lich wird es Vor­trä­ge zu den The­men Zen 2 und Navi geben.

Nach der Key­note zur CES 2019 am Anfang des Jah­res und der Key­note zur kom­men­den Com­putex ist dies in die­sem Jahr die bereits drit­te Key­note im Rah­men einer für die PC-Bran­che wich­ti­gen Ver­an­stal­tung. Dr. Lisa Su wird die Key­note zur Hot Chips 31 am Mon­tag, den 19. August 2019 um 13.45 Uhr Orts­zeit (22.45 Uhr in Deutsch­land) hal­ten und über die Mög­lich­kei­ten künf­ti­ger Gene­ra­tio­nen an Com­pu­ting- und Gra­fik­pro­duk­ten, bes­se­re Per­for­mance mit mehr Effi­zi­enz zu bie­ten, reden.

Delivering the Future of High-Performance Computing with System, Software and Silicon Co-Optimization

  • Dr. Lisa Su, CEOAMD
  • Mon 8/19/2019, 1:45 PM – 2:45 PM

Abs­tract: From medi­ci­ne to the fron­tiers of sci­en­ti­fic rese­arch, manu­fac­tu­ring and enter­tain­ment – the demand for com­pu­ting and gra­phics tech­no­lo­gies con­ti­nues gro­wing. While we are ente­ring a gol­den age of high-per­for­mance com­pu­ting, it is incre­asing­ly clear that the tech­ni­ques the indus­try has used to reach this point will not deli­ver simi­lar advan­ces over the coming years. As the gains from Moore’s Law have slo­wed in recent years, the indus­try has begun to focus on new are­as of inno­va­ti­on to main­tain the his­to­ri­cal pace of per­for­mance impro­ve­ments. AMD CEO Lisa Su will dis­cuss new tech­ni­ques in sys­tem archi­tec­tu­re, sili­con design and soft­ware that will enable future gene­ra­ti­ons of com­pu­ting and gra­phics pro­ducts to deli­ver more per­for­mance with grea­ter efficiency.

Im Pro­gramm der Hot Chips 31 wer­den dann die kom­men­de Pro­duk­te von AMD in Form von Zen 2 und der “Navi”-Architektur in sepa­ra­ten Vor­trä­gen behandelt:

  • Zen 2: Mon­tag, 19. August 2019 um 09.00 Uhr Orts­zeit: AMD gibt einen Über­blick zur nächs­ten Gene­ra­ti­on der 7nm „Zen 2“ Kern­ar­chi­tek­tur, die in der drit­ten Gene­ra­ti­on der Ryzen Desk­top-Pro­zes­so­ren und der zwei­ten Gene­ra­ti­on der EPYC-Ser­ver zum Ein­satz kom­men wird
  • Navi: Diens­tag, 20. August um 18.15 Uhr Orts­zeit: AMD zeigt eine Prä­sen­ta­ti­on zur „Navi“ GPU-Archi­tek­tur und der Imple­men­tie­rung der 7nm-Technologie

Die Key­note des zwei­ten Tages wird pas­sen­der­wei­se von Dr. Phil­ip Wong, Vize­prä­si­dent Cor­po­ra­te Rese­arch bei TSMC — dem Pro­du­zen­ten der 7nm-Pro­duk­te von AMD — zum The­ma “What Will the Next Node Offer Us?” gehalten.

What Will the Next Node Offer Us?

  • Dr. Phil­ip Wong, VP Cor­po­ra­te Rese­arch, TSMC
  • Tue 8/20/2019, 1:45 PM – 2:45 PM

Abs­tract: The power-per­for­mance-area (and cost) advan­ces in the last five deca­des have most­ly been achie­ved through dimen­sio­nal sca­ling of the tran­sis­tor. What will the semi­con­duc­tor indus­try do after dimen­sio­nal sca­ling of the sili­con tran­sis­tor cros­ses the nano­me­ter thres­hold, from 16/12 nm, 10 nm, 7 nm, 5 nm, 3 nm, 2 nm, 1.4 nm to sizes below a nano­me­ter? Will the­se advan­ced logic tech­no­lo­gies con­ti­nue to pro­vi­de the ener­gy effi­ci­en­cy requi­red of future com­pu­ting sys­tems? Will new appli­ca­ti­ons and com­pu­ta­ti­on workloads demand new device tech­no­lo­gies and their inte­gra­ti­on into future sys­tems? The­se are some of the most pres­sing ques­ti­ons facing the semi­con­duc­tor indus­try today.

The path for IC tech­no­lo­gy deve­lo­p­ment going for­ward is no lon­ger a straight line. The need for out-of-the-box solu­ti­ons ushers in a gol­den age of inno­va­ti­on. I will give an over­view of the memo­ry and logic device inno­va­tions that are in the rese­arch pipe­line today. Future elec­tro­nic sys­tems requi­re co-inno­va­ti­on of the com­pu­ting archi­tec­tu­re and device tech­no­lo­gy. I will spe­cu­la­te on how they will be inte­gra­ted into future elec­tro­nic systems.