TSMC Verbesserungen bei 7 nm und Start der 5몁m-Massenproduktion im M채rz 2020?

Neben Berich짯ten 체ber einen Start der 5몁m-Mas짯sen짯pro짯duk짯ti짯on bei TSMC bereits im M채rz 2020 (Digi짯ti짯mes) kom짯men von Hiro짯shi짯ge Goto (PC Watch) inter짯es짯san짯te Ein짯sich짯ten zur aktu짯el짯len 7몁m-Fer짯ti짯gung, die sich bei TSMC bereits seit April 2018 in der Mas짯sen짯pro짯duk짯ti짯on befin짯det. Er spricht dabei von einem 7몁m-Pro짯zess der zwei짯ten Gene짯ra짯ti짯on, der bis짯lang unter der Bezeich짯nung N7P fir짯mier짯te und bei dem bis짯lang nicht klar war, wann er Ein짯zug in die Mas짯sen짯pro짯duk짯ti짯on h채lt.

TSMC 5 nm Massenproduktion im M채rz 2020?

Bei TSMC lau짯fen momen짯tan vie짯le ver짯schie짯de짯ne Fer짯ti짯gungs짯pro짯zes짯se zeit짯gleich, dabei unter짯schei짯det man zus채tz짯lich in Risi짯ko- und Mas짯sen짯pro짯duk짯ti짯on. Ers짯te짯re fin짯det statt, wenn ein Pro짯zess sehr neu ist, sich aber die Aus짯beu짯te bereits f체r ers짯te fina짯le Pro짯duk짯te rech짯net. Die 5몁m-Mas짯sen짯pro짯duk짯ti짯on soll dabei laut Digi짯ti짯mes im M채rz des kom짯men짯den Jah짯res star짯ten. In Betracht zie짯hen muss man dabei aller짯dings noch, dass man dann meis짯tens mit der Fer짯ti짯gung von Pro짯duk짯ten im Low-Power-Per짯for짯mance-Bereich star짯tet. Ein klas짯si짯sches Bei짯spiel daf체r sind Elek짯tro짯nik짯chips f체r Mobiltelefone. 

Ein짯be짯rech짯nen muss man dabei noch zus채tz짯lich, dass die Namen der Fer짯ti짯gungs짯pro짯zes짯se gera짯de im Ver짯gleich zu ande짯ren Fir짯men (Intel, Sam짯sung) meis짯tens eher dem Mar짯ke짯ting ent짯sprin짯gen und nicht direkt ver짯gleich짯bar sind. So ent짯spricht Intels 10-nm-Fer짯ti짯gung in etwa der 7몁m-Fer짯ti짯gung von TSMC.

Zweite Generation 7 nm bei TSMC 

Laut Hiro짯shi짯ge Goto von PC Watch (Arti짯kel mit Goog짯le-횥ber짯set짯zer) k철nn짯te die zwei짯te Gene짯ra짯ti짯on der 7몁m-Fer짯ti짯gung (N7P) bereits bei App짯les A13-SoC f체r das iPho짯ne 11 ein짯ge짯setzt wer짯den, des짯sen Mas짯sen짯pro짯duk짯ti짯on wohl im Mai 2019 begon짯nen hat. Die짯ser Fer짯ti짯gungs짯pro짯zess erlaubt gegen짯체ber der ers짯ten Gene짯ra짯ti짯on eine Ver짯bes짯se짯rung der Per짯fo짯mance von etwas 5 bis 7 Pro짯zent. Gleich짯zei짯tig soll der Ener짯gie짯be짯darf um 10 Pro짯zent sinken. 

Damit wird die짯ser Pro짯zess zumin짯dest im Low-Power-Per짯for짯mance-Bereich ein짯ge짯setzt, ob AMD in naher Zukunft davon pro짯fi짯tie짯ren kann ist aller짯dings nicht klar, da die Pro짯zes짯so짯ren im High-Per짯for짯mance-Pro짯zess gefer짯tigt wer짯den. Inter짯es짯sant w채re dies alle mal, da bei 4,5 GHz sie짯ben Pro짯zent etwa 300 MHz aus짯ma짯chen w체rden.

 

횥bersicht Fertigungsprozesse TSMC

Die bekann짯ten Infor짯ma짯tio짯nen zu den Fer짯ti짯gungs짯pro짯zes짯sen, die haupt짯s채ch짯lich David Schor von Wiki짯Chip in einem Arti짯kel gelie짯fert hat, haben wir in der nach짯fol짯gen짯den Tabel짯le zusam짯men짯ge짯fasst und um eini짯ge Details erg채nzt. 

 

Pro짯zess Bezeich짯nung Tech짯nik Gate-Pitch Risi짯ko-/Mas짯sen짯pro짯duk짯ti짯on Ver짯bes짯se짯run짯gen Sons짯ti짯ges
16 nm N16
  • Fin짯FET
  • Wolf짯ram-Kon짯tak짯te
90 nm Novem짯ber 2013/2014
  • SRAM-Bit짯zel짯le 0,07 쨉m짼
 
7 nm N7 (1st Gen)
  • 4. Gene짯ra짯ti짯on FinFET
  • 5. Gene짯ra짯ti짯on high멚 metal gate
  • Kobalt-Kon짯tak짯te
  • Low-Power- und High-Performance-Prozess
57 nm (LP)

64 nm (HP)

April 2017/April 2018
  • bis + 40 % Per짯fo짯mance zu N16
  • bis  65 % Ener짯gie짯be짯darf zu N16
  • SRAM-Bit짯zel짯le 0,027 쨉m짼/0,0312 쨉m짼 bei Intels 10 nm
  • gerin짯ge Defekt짯dich짯te im Ver짯gleich zu fr체짯he짯ren Prozessen
7 nm N7 (2nd Gen) / N7P
  • 4. Gene짯ra짯ti짯on FinFET
  • Metal Gate Optimierung
  • FEOL Cap Reduzierung
  • MOL R Reduziering
  ?/ Mai 2019?
  • + 7 % Per짯for짯mance oder bis zu  10 % Energiebedarf
  • > +5% Performance
  • Dri짯ve Vol짯ta짯ge 50 mV
  • voll kom짯pa짯ti짯bel zu N7
7 nm N7+
  • 4. Gene짯ra짯ti짯on FinFET
  • bis zu 4 Lay짯er mit EUV
  Q4 2018/Q2 2019
  • + 10 % Per짯for짯mance oder bis zu  15 % Energiebedarf
  • 1,2멹ache Dich짯te
  • neue Mas짯ken wegen EUV
7 nm N6
  • 4. Gene짯ra짯ti짯on FinFET
  • mehr EUV-Lay짯er
  • M0 Rou짯ting
57 nm Anfang 2020/Ende 2020
  • 18 % weni짯ger Fl채짯che als N7 (Logik)
  • kom짯pa짯ti짯bel zu N7
5 nm N5
  • 5. Gene짯ra짯ti짯on FinFET
  • Low-Power und HP-Prozess
  • mehr EUV-Lay짯er
48 nm M채rz 2019/M채rz 2020
  • + 15 % Per짯for짯mance zu N7 oder bis zu  30 % Energiebedarf
  • HPC als Opti짯on bis zu + 25 % Performance
  • 1,8멹ache Dich짯te von N7 (Logik)
  • 1,3멹ache Dich짯te von N7 (SRAM)
  • schnel짯le짯rer Ramp als N7 auf den Umsatz bezogen
  • gerin짯ge Defekt짯dich짯ten wie bei N7
5 nm N5P
  • 5. Gene짯ra짯ti짯on FinFET
  • Ver짯bes짯se짯run짯gen bei FEOL und MOL
  Ende 2020, Anfang 2021
  • + 7 % Per짯for짯mance oder bis zu  15 % Ener짯gie짯be짯darf zu N5
  • voll kom짯pa짯ti짯bel zu N5
3 nm N3
  • 6. Gene짯ra짯ti짯on FinFET
  • let짯zer Node mit Fin짯FET, danach GAA
  2022    

 

Kor짯rek짯tur vom 1.10.2019:

In der ers짯ten Ver짯si짯on des Arti짯kels wur짯de behaup짯tet, dass beim App짯les A13-SoC bereits die 7몁m-Fer짯ti짯gung (N7P) zum Ein짯satz kommt, aller짯dings spricht die Quel짯le davon, dass dies noch unklar ist. Der Arti짯kel wur짯de dem짯entspre짯chend korrigiert.