TSMC — Verbesserungen bei 7 nm und Start der 5‑nm-Massenproduktion im März 2020?

Neben Berich­ten über einen Start der 5‑nm-Mas­sen­pro­duk­ti­on bei TSMC bereits im März 2020 (Digi­ti­mes) kom­men von Hiro­shi­ge Goto (PC Watch) inter­es­san­te Ein­sich­ten zur aktu­el­len 7‑nm-Fer­ti­gung, die sich bei TSMC bereits seit April 2018 in der Mas­sen­pro­duk­ti­on befin­det. Er spricht dabei von einem 7‑nm-Pro­zess der zwei­ten Genera­ti­on, der bis­lang unter der Bezeich­nung N7P fir­mier­te und bei dem bis­lang nicht klar war, wann er Ein­zug in die Mas­sen­pro­duk­ti­on hält.

TSMC 5 nm — Massenproduktion im März 2020?

Bei TSMC lau­fen momen­tan vie­le ver­schie­de­ne Fer­ti­gungs­pro­zes­se zeit­gleich, dabei unter­schei­det man zusätz­lich in Risi­ko- und Mas­sen­pro­duk­ti­on. Ers­te­re fin­det statt, wenn ein Pro­zess sehr neu ist, sich aber die Aus­beu­te bereits für ers­te fina­le Pro­duk­te rech­net. Die 5‑nm-Mas­sen­pro­duk­ti­on soll dabei laut Digi­ti­mes im März des kom­men­den Jah­res star­ten. In Betracht zie­hen muss man dabei aller­dings noch, dass man dann meis­tens mit der Fer­ti­gung von Pro­duk­ten im Low-Power-Per­for­mance-Bereich star­tet. Ein klas­si­sches Bei­spiel dafür sind Elek­tro­nik­chips für Mobiltelefone. 

Ein­be­rech­nen muss man dabei noch zusätz­lich, dass die Namen der Fer­ti­gungs­pro­zes­se gera­de im Ver­gleich zu ande­ren Fir­men (Intel, Sam­sung) meis­tens eher dem Mar­ke­ting ent­sprin­gen und nicht direkt ver­gleich­bar sind. So ent­spricht Intels 10-nm-Fer­ti­gung in etwa der 7‑nm-Fer­ti­gung von TSMC.

Zweite Generation 7 nm bei TSMC 

Laut Hiro­shi­ge Goto von PC Watch (Arti­kel mit Goog­le-Über­set­zer) könn­te die zwei­te Genera­ti­on der 7‑nm-Fer­ti­gung (N7P) bereits bei App­les A13-SoC für das iPho­ne 11 ein­ge­setzt wer­den, des­sen Mas­sen­pro­duk­ti­on wohl im Mai 2019 begon­nen hat. Die­ser Fer­ti­gungs­pro­zess erlaubt gegen­über der ers­ten Genera­ti­on eine Ver­bes­se­rung der Per­fo­mance von etwas 5 bis 7 Pro­zent. Gleich­zei­tig soll der Ener­gie­be­darf um 10 Pro­zent sinken. 

Damit wird die­ser Pro­zess zumin­dest im Low-Power-Per­for­mance-Bereich ein­ge­setzt, ob AMD in naher Zukunft davon pro­fi­tie­ren kann ist aller­dings nicht klar, da die Pro­zes­so­ren im High-Per­for­mance-Pro­zess gefer­tigt wer­den. Inter­es­sant wäre dies alle mal, da bei 4,5 GHz sie­ben Pro­zent etwa 300 MHz aus­ma­chen würden.

 

Übersicht Fertigungsprozesse TSMC

Die bekann­ten Infor­ma­tio­nen zu den Fer­ti­gungs­pro­zes­sen, die haupt­säch­lich David Schor von Wiki­Chip in einem Arti­kel gelie­fert hat, haben wir in der nach­fol­gen­den Tabel­le zusam­men­ge­fasst und um eini­ge Details ergänzt. 

 

Pro­zess Bezeich­nung Tech­nik Gate-Pitch Risi­ko-/Mas­sen­pro­duk­ti­on Ver­bes­se­run­gen Sons­ti­ges
16 nm N16
  • Fin­FET
  • Wolf­ram-Kon­tak­te
90 nm Novem­ber 2013/2014
  • SRAM-Bit­zel­le 0,07 µm²
 
7 nm N7 (1st Gen)
  • 4. Genera­ti­on FinFET
  • 5. Genera­ti­on high‑K metal gate
  • Kobalt-Kon­tak­te
  • Low-Power- und High-Performance-Prozess
57 nm (LP)

64 nm (HP)

April 2017/April 2018
  • bis + 40 % Per­fo­mance zu N16
  • bis — 65 % Ener­gie­be­darf zu N16
  • SRAM-Bit­zel­le 0,027 µm²/0,0312 µm² bei Intels 10 nm
  • gerin­ge Defekt­dich­te im Ver­gleich zu frü­he­ren Prozessen
7 nm N7 (2nd Gen) / N7P
  • 4. Genera­ti­on FinFET
  • Metal Gate Optimierung
  • FEOL Cap Reduzierung
  • MOL R Reduziering
  ?/ Mai 2019?
  • + 7 % Per­for­mance oder bis zu — 10 % Energiebedarf
  • > +5% Performance
  • Dri­ve Vol­ta­ge — 50 mV
  • voll kom­pa­ti­bel zu N7
7 nm N7+
  • 4. Genera­ti­on FinFET
  • bis zu 4 Lay­er mit EUV
  Q4 2018/Q2 2019
  • + 10 % Per­for­mance oder bis zu — 15 % Energiebedarf
  • 1,2‑fache Dich­te
  • neue Mas­ken wegen EUV
7 nm N6
  • 4. Genera­ti­on FinFET
  • mehr EUV-Lay­er
  • M0 Rou­ting
57 nm Anfang 2020/Ende 2020
  • 18 % weni­ger Flä­che als N7 (Logik)
  • kom­pa­ti­bel zu N7
5 nm N5
  • 5. Genera­ti­on FinFET
  • Low-Power und HP-Prozess
  • mehr EUV-Lay­er
48 nm März 2019/März 2020
  • + 15 % Per­for­mance zu N7 oder bis zu — 30 % Energiebedarf
  • HPC als Opti­on bis zu + 25 % Performance
  • 1,8‑fache Dich­te von N7 (Logik)
  • 1,3‑fache Dich­te von N7 (SRAM)
  • schnel­le­rer Ramp als N7 auf den Umsatz bezogen
  • gerin­ge Defekt­dich­ten wie bei N7
5 nm N5P
  • 5. Genera­ti­on FinFET
  • Ver­bes­se­run­gen bei FEOL und MOL
  Ende 2020, Anfang 2021
  • + 7 % Per­for­mance oder bis zu — 15 % Ener­gie­be­darf zu N5
  • voll kom­pa­ti­bel zu N5
3 nm N3
  • 6. Genera­ti­on FinFET
  • let­zer Node mit Fin­FET, danach GAA
  2022    

 

Kor­rek­tur vom 1.10.2019:

In der ers­ten Ver­si­on des Arti­kels wur­de behaup­tet, dass beim App­les A13-SoC bereits die 7‑nm-Fer­ti­gung (N7P) zum Ein­satz kommt, aller­dings spricht die Quel­le davon, dass dies noch unklar ist. Der Arti­kel wur­de dem­entspre­chend korrigiert. 

 

Durch die weitere Nutzung der Seite stimmst du der Verwendung von Cookies zu. Weitere Informationen

Die Cookie-Einstellungen auf dieser Website sind auf "Cookies zulassen" eingestellt, um das beste Surferlebnis zu ermöglichen. Wenn du diese Website ohne Änderung der Cookie-Einstellungen verwendest oder auf "Akzeptieren" klickst, erklärst du dich damit einverstanden.

Schließen