AMD-Patent für Hybrid-Prozessoren untermauert Big-Little-Prinzip bei Zen 5
Der Nachfolger der aktuellen Zen-3-Architektur von AMD, Zen 4, wird wohl erst im Jahr 2022 erscheinen, da wirft der Nach-Nachfolger bereits erste Schatten voraus. Offizielle Infos, wie Zen 5 aussehen wird, gab es von AMD noch nicht. Außer wilden Gerüchten natürlich, die stets indirekt proportional zur Menge der bestätigten Informationen wuchern.
Für Ende des Jahres 2021 wird Intel, sofern alles nach Plan läuft, seinen Alder-Lake-Prozessor auf den Markt bringen. Es ist nach Lakefield, der ein Schattendarsein in bestimmten Sub-Notebook-Nischen fristete, Intels erste große CPU-Architektur nach dem big.LITTLE-Konzept, wie es bei ARM-SoCs für Smartphones und Tablets schon seit Jahren usus ist. Man kombiniert hier große, leistungsstarke Prozessor-Kerne mit schwächeren aber stromsparenden kleineren Kernen. Im Falle von Lakefield waren es 4 Stromspar-Kerne und ein leistungsstarker, bei Alder-Lake könnten es bis zu 8 starke und 8 schwache Kerne werden:
Folgende Alder Lake-Lineups sind geplant
S1 (Desktop und Specialty Mobile): 8 große Kerne (mit HT) + 8 kleine Kerne (ohne HT) -> 24 Threads
S2 (Desktop): 6 große Kerne + keine kleinen Kerne -> 12 Threads
P1 (mobil): 6 große + 8 kleine -> 20 Threads
P2 (mobil): 2 große + 8 kleine -> 12 Threads
M (ULV mobile): 2 große Kerne + 8 kleine mit LPDDR5/4x-Unterstützung und nur PCIe 4.0 statt 5.0
N (ULV): möglicherweise 2 big + 2 little
Quelle: Notebookcheck
Die Herausforderung bei einem solchen Hybrid-Prozessor ist die Zuteilung der Arbeit. Bisher war der Windows-Scheduler nicht darauf vorbereitet, unterschiedlich schnelle CPU-Kerne in einem Prozessor vorzufinden. Der Scheduler muss also wissen, dass dem so ist und welche Lasten er bevorzugt den stromsparenden aber langsamen Kernen zuteilt und welche den schnellen, die dann zwar mehr Saft aus der Dose ziehen, die Arbeit aber schneller erledigen können. Insofern ist es gut, dass sich der Marktführer Intel zuerst an dieses Thema wagt, so ist die Wahrscheinlichkeit höher, dass Microsoft den Scheduler mit mehr Nachdruck und damit zeitnaher anpasst, als dies bei AMD-first-Implementierungen (Multi-Chip, CCX, CMT) geschehen ist.
Dass big.LITTLE (so die Schreibweise von ARM) oder Big-Little der nächste große Schritt bei den x86-CPUs sein könnte, verdichtet sich dadurch, dass neben Intel offenbar auch AMD an dem Thema arbeitet. So soll Zen 5 diesem Prinzip folgen:
Per Marvin https://t.co/G0d2LeBjwy#AMD #Zen5 APU | codenamed #StrixPoint
8 large core + 4 small core | TSMC N3
Cache system redesign. | 2024 | Ryzen 8000— Avery (@Avery78) April 27, 2021
Demnach soll Zen 5 im 3 nm TSMC-Herstellungsverfahren mit 8 schnellen und 4 stromsparenden Kernen als Ryzen 8000 “Strix Point” im Jahr 2024 erscheinen.
Untermauert wird dies durch ein 2019 eingereichtes Patent von AMD, das letzte Woche veröffentlicht wurde und sich “Method of Task Transition Between Heterogenous Processors” nennt. Dabei geht es darum, wie man auf Hardware-Ebene erkennen könnte, welche Einheiten am besten für die anstehende Aufgabe geeignet sind, wohl um nicht hilflos dem Scheduler des Betriebssystems ausgeliefert zu sein oder womöglich um diesen zu unterstützen bei der Entscheidungsfindung. Präzisierend muss man jedoch anmerken, dass das Patent nicht konkret das Big-Little-Prinzip behandelt, sondern allgemein heterogene Prozessoren, also auch CPU und GPU in einem Prozessor, was ja dem Fusion- bzw. HSA-Ansatz entspricht, um den es in letzter Zeit recht still geworden ist.