AMD-Patent für Hybrid-Prozessoren untermauert Big-Little-Prinzip bei Zen 5

Der Nach­fol­ger der aktu­el­len Zen-3-Archi­tek­tur von AMD, Zen 4, wird wohl erst im Jahr 2022 erschei­nen, da wirft der Nach-Nach­fol­ger bereits ers­te Schat­ten vor­aus. Offi­zi­el­le Infos, wie Zen 5 aus­se­hen wird, gab es von AMD noch nicht. Außer wil­den Gerüch­ten natür­lich, die stets indi­rekt pro­por­tio­nal zur Men­ge der bestä­tig­ten Infor­ma­tio­nen wuchern.

Für Ende des Jah­res 2021 wird Intel, sofern alles nach Plan läuft, sei­nen Alder-Lake-Pro­zes­sor auf den Markt brin­gen. Es ist nach Lakefield, der ein Schat­ten­dar­sein in bestimm­ten Sub-Note­book-Nischen fris­te­te, Intels ers­te gro­ße CPU-Archi­tek­tur nach dem big.LITTLE-Konzept, wie es bei ARM-SoCs für Smart­pho­nes und Tablets schon seit Jah­ren usus ist. Man kom­bi­niert hier gro­ße, leis­tungs­star­ke Pro­zes­sor-Ker­ne mit schwä­che­ren aber strom­spa­ren­den klei­ne­ren Ker­nen. Im Fal­le von Lakefield waren es 4 Strom­spar-Ker­ne und ein leis­tungs­star­ker, bei Alder-Lake könn­ten es bis zu 8 star­ke und 8 schwa­che Ker­ne werden:

Fol­gen­de Alder Lake-Lin­eu­ps sind geplant
S1 (Desk­top und Spe­cial­ty Mobi­le): 8 gro­ße Ker­ne (mit HT) + 8 klei­ne Ker­ne (ohne HT) -> 24 Threads
S2 (Desk­top): 6 gro­ße Ker­ne + kei­ne klei­nen Ker­ne -> 12 Threads
P1 (mobil): 6 gro­ße + 8 klei­ne -> 20 Threads
P2 (mobil): 2 gro­ße + 8 klei­ne -> 12 Threads
M (ULV mobi­le): 2 gro­ße Ker­ne + 8 klei­ne mit LPDDR5/4x-Unter­stüt­zung und nur PCIe 4.0 statt 5.0
N (ULV): mög­li­cher­wei­se 2 big + 2 little
Quel­le: Note­book­check

Die Her­aus­for­de­rung bei einem sol­chen Hybrid-Pro­zes­sor ist die Zutei­lung der Arbeit. Bis­her war der Win­dows-Sche­du­ler nicht dar­auf vor­be­rei­tet, unter­schied­lich schnel­le CPU-Ker­ne in einem Pro­zes­sor vor­zu­fin­den. Der Sche­du­ler muss also wis­sen, dass dem so ist und wel­che Las­ten er bevor­zugt den strom­spa­ren­den aber lang­sa­men Ker­nen zuteilt und wel­che den schnel­len, die dann zwar mehr Saft aus der Dose zie­hen, die Arbeit aber schnel­ler erle­di­gen kön­nen. Inso­fern ist es gut, dass sich der Markt­füh­rer Intel zuerst an die­ses The­ma wagt, so ist die Wahr­schein­lich­keit höher, dass Micro­soft den Sche­du­ler mit mehr Nach­druck und damit zeit­na­her anpasst, als dies bei AMD-first-Imple­men­tie­run­gen (Mul­ti-Chip, CCX, CMT) gesche­hen ist.

Dass big.LITTLE (so die Schreib­wei­se von ARM) oder Big-Litt­le der nächs­te gro­ße Schritt bei den x86-CPUs sein könn­te, ver­dich­tet sich dadurch, dass neben Intel offen­bar auch AMD an dem The­ma arbei­tet. So soll Zen 5 die­sem Prin­zip folgen:

Dem­nach soll Zen 5 im 3 nm TSMC-Her­stel­lungs­ver­fah­ren mit 8 schnel­len und 4 strom­spa­ren­den Ker­nen als Ryzen 8000 “Strix Point” im Jahr 2024 erscheinen.

Unter­mau­ert wird dies durch ein 2019 ein­ge­reich­tes Patent von AMD, das letz­te Woche ver­öf­fent­licht wur­de und sich “Method of Task Tran­si­ti­on Bet­ween Hete­ro­ge­nous Pro­ces­sors” nennt. Dabei geht es dar­um, wie man auf Hard­ware-Ebe­ne erken­nen könn­te, wel­che Ein­hei­ten am bes­ten für die anste­hen­de Auf­ga­be geeig­net sind, wohl um nicht hilf­los dem Sche­du­ler des Betriebs­sys­tems aus­ge­lie­fert zu sein oder womög­lich um die­sen zu unter­stüt­zen bei der Ent­schei­dungs­fin­dung. Prä­zi­sie­rend muss man jedoch anmer­ken, dass das Patent nicht kon­kret das Big-Litt­le-Prin­zip behan­delt, son­dern all­ge­mein hete­ro­ge­ne Pro­zes­so­ren, also auch CPU und GPU in einem Pro­zes­sor, was ja dem Fusi­on- bzw. HSA-Ansatz ent­spricht, um den es in letz­ter Zeit recht still gewor­den ist.

Durch die weitere Nutzung der Seite stimmst du der Verwendung von Cookies zu. Weitere Informationen

Die Cookie-Einstellungen auf dieser Website sind auf "Cookies zulassen" eingestellt, um das beste Surferlebnis zu ermöglichen. Wenn du diese Website ohne Änderung der Cookie-Einstellungen verwendest oder auf "Akzeptieren" klickst, erklärst du dich damit einverstanden.

Schließen