AMD-Patent f체r Hybrid-Prozessoren untermauert Big-Little-Prinzip bei Zen 5

Der Nach짯fol짯ger der aktu짯el짯len Zen-3-Archi짯tek짯tur von AMD, Zen 4, wird wohl erst im Jahr 2022 erschei짯nen, da wirft der Nach-Nach짯fol짯ger bereits ers짯te Schat짯ten vor짯aus. Offi짯zi짯el짯le Infos, wie Zen 5 aus짯se짯hen wird, gab es von AMD noch nicht. Au횩er wil짯den Ger체ch짯ten nat체r짯lich, die stets indi짯rekt pro짯por짯tio짯nal zur Men짯ge der best채짯tig짯ten Infor짯ma짯tio짯nen wuchern.

F체r Ende des Jah짯res 2021 wird Intel, sofern alles nach Plan l채uft, sei짯nen Alder-Lake-Pro짯zes짯sor auf den Markt brin짯gen. Es ist nach Lake짯field, der ein Schat짯ten짯dar짯sein in bestimm짯ten Sub-Note짯book-Nischen fris짯te짯te, Intels ers짯te gro짯횩e CPU-Archi짯tek짯tur nach dem big.LITTLE-Konzept, wie es bei ARM-SoCs f체r Smart짯phones und Tablets schon seit Jah짯ren usus ist. Man kom짯bi짯niert hier gro짯횩e, leis짯tungs짯star짯ke Pro짯zes짯sor-Ker짯ne mit schw채짯che짯ren aber strom짯spa짯ren짯den klei짯ne짯ren Ker짯nen. Im Fal짯le von Lake짯field waren es 4 Strom짯spar-Ker짯ne und ein leis짯tungs짯star짯ker, bei Alder-Lake k철nn짯ten es bis zu 8 star짯ke und 8 schwa짯che Ker짯ne werden:

Fol짯gen짯de Alder Lake-Lin짯eups sind geplant
S1 (Desk짯top und Spe짯cial짯ty Mobi짯le): 8 gro짯횩e Ker짯ne (mit HT) + 8 klei짯ne Ker짯ne (ohne HT) -> 24 Threads
S2 (Desk짯top): 6 gro짯횩e Ker짯ne + kei짯ne klei짯nen Ker짯ne -> 12 Threads
P1 (mobil): 6 gro짯횩e + 8 klei짯ne -> 20 Threads
P2 (mobil): 2 gro짯횩e + 8 klei짯ne -> 12 Threads
M (ULV mobi짯le): 2 gro짯횩e Ker짯ne + 8 klei짯ne mit LPDDR5/4x-Unter짯st체t짯zung und nur PCIe 4.0 statt 5.0
N (ULV): m철g짯li짯cher짯wei짯se 2 big + 2 little
Quel짯le: Note짯book짯check

Die Her짯aus짯for짯de짯rung bei einem sol짯chen Hybrid-Pro짯zes짯sor ist die Zutei짯lung der Arbeit. Bis짯her war der Win짯dows-Sche짯du짯ler nicht dar짯auf vor짯be짯rei짯tet, unter짯schied짯lich schnel짯le CPU-Ker짯ne in einem Pro짯zes짯sor vor짯zu짯fin짯den. Der Sche짯du짯ler muss also wis짯sen, dass dem so ist und wel짯che Las짯ten er bevor짯zugt den strom짯spa짯ren짯den aber lang짯sa짯men Ker짯nen zuteilt und wel짯che den schnel짯len, die dann zwar mehr Saft aus der Dose zie짯hen, die Arbeit aber schnel짯ler erle짯di짯gen k철n짯nen. Inso짯fern ist es gut, dass sich der Markt짯f체h짯rer Intel zuerst an die짯ses The짯ma wagt, so ist die Wahr짯schein짯lich짯keit h철her, dass Micro짯soft den Sche짯du짯ler mit mehr Nach짯druck und damit zeit짯na짯her anpasst, als dies bei AMD-first-Imple짯men짯tie짯run짯gen (Mul짯ti-Chip, CCX, CMT) gesche짯hen ist.

Dass big.LITTLE (so die Schreib짯wei짯se von ARM) oder Big-Litt짯le der n채chs짯te gro짯횩e Schritt bei den x86-CPUs sein k철nn짯te, ver짯dich짯tet sich dadurch, dass neben Intel offen짯bar auch AMD an dem The짯ma arbei짯tet. So soll Zen 5 die짯sem Prin짯zip folgen:

Dem짯nach soll Zen 5 im 3 nm TSMC-Her짯stel짯lungs짯ver짯fah짯ren mit 8 schnel짯len und 4 strom짯spa짯ren짯den Ker짯nen als Ryzen 8000 쏶trix Point im Jahr 2024 erscheinen.

Unter짯mau짯ert wird dies durch ein 2019 ein짯ge짯reich짯tes Patent von AMD, das letz짯te Woche ver짯철f짯fent짯licht wur짯de und sich Method of Task Tran짯si짯ti짯on Bet짯ween Hete짯ro짯ge짯nous Pro짯ces짯sors nennt. Dabei geht es dar짯um, wie man auf Hard짯ware-Ebe짯ne erken짯nen k철nn짯te, wel짯che Ein짯hei짯ten am bes짯ten f체r die anste짯hen짯de Auf짯ga짯be geeig짯net sind, wohl um nicht hilf짯los dem Sche짯du짯ler des Betriebs짯sys짯tems aus짯ge짯lie짯fert zu sein oder wom철g짯lich um die짯sen zu unter짯st체t짯zen bei der Ent짯schei짯dungs짯fin짯dung. Pr채짯zi짯sie짯rend muss man jedoch anmer짯ken, dass das Patent nicht kon짯kret das Big-Litt짯le-Prin짯zip behan짯delt, son짯dern all짯ge짯mein hete짯ro짯ge짯ne Pro짯zes짯so짯ren, also auch CPU und GPU in einem Pro짯zes짯sor, was ja dem Fusi짯on- bzw. HSA-Ansatz ent짯spricht, um den es in letz짯ter Zeit recht still gewor짯den ist.