Ger체cht: AMD Zen 4 mit abermals +25 Prozent IPC-Zuwachs? Zen 3+, Zen 5

Die f체r Leaks und Ger체ch짯te bekann짯te Web짯sei짯te Chips and Cheese hat einen inter짯es짯san짯ten Arti짯kel 체ber AMDs CPU-Wer짯de짯gang ver짯철f짯fent짯licht, der die schwie짯ri짯gen Jah짯re mit Bull짯do짯zer bis hin zu kom짯men짯den Chips abdeckt. V철l짯lig kor짯rekt erin짯nert der Arti짯kel dar짯an, dass AMD beim Umstieg von Excava짯tor, also der letz짯ten Bull짯do짯zer-Aus짯bau짯stu짯fe (v4), hin zu Zen 40 % IPC-Stei짯ge짯rung als Ziel aus짯ge짯ge짯ben hat짯te. Als Zen 2017 auf den Markt kam, waren 52 % dar짯aus gewor짯den und AMD war zur체ck auf dem Parkett.

2018 schob AMD eine klei짯ne Evo짯lu짯ti짯ons짯stu짯fe ein, Zen+, die eher an Zam짯be짯zi vs. Vis짯he짯ra erin짯ner짯te, also ein mini짯ma짯les Upgrade mit Bug짯fi짯xes, als eine neue Archi짯tek짯tur-Aus짯bau짯stu짯fe. Ent짯spre짯chend gering waren die Leis짯tung짯fort짯schrit짯te, die vor짯wie짯gend von k체r짯ze짯ren Cache-Laten짯zen und einem 체ber짯ar짯bei짯te짯ten Tur짯bo-Ver짯hal짯ten kamen. 2019 brach짯te AMD Zen 2 auf den Markt, des짯sen Eye짯cat짯cher das Chip짯let-Design war, also die Tren짯nung auf Rechen짯wer짯ken und IO in zwei ver짯schie짯de짯ne Chip auf einem Tr채짯ger, ver짯bun짯den via Infi짯ni짯ty Fabric (IF). Das ver짯setz짯te AMD in die Lage, einer짯seits kom짯pak짯te Dies in 7 nm fer짯ti짯gen zu las짯sen und ande짯rer짯seits auch mehr als 8 Ker짯ne anbie짯ten zu k철n짯nen. Zudem leg짯te Zen 2 dank 256-Bit-FPU und etli짯chen wei짯te짯ren 횥ber짯ar짯bei짯tun짯gen ca. 15 % an Leis짯tung zu gegen짯체ber Zen 1. Ende 2020 kam Zen 3 und setz짯te noch ein짯mal 19 % IPC oben짯drauf. Hier sprach AMD davon, dass Zen 3 prak짯tisch eine neue Archi짯tek짯tur ist. Seit짯her ist AMD nicht nur bei Anwen짯dun짯gen King of the Road, son짯dern auch bei den latenz짯emp짯find짯li짯chen Spie짯len, wo Intel zuletzt noch immer f체h짯rend war.

Pla짯net 3DNow!-Leser wis짯sen nat체r짯lich von unse짯re짯r짯en Road짯map-News eben짯so wie von den Spe짯ku짯la짯ti짯ons짯th짯reads im Forum, dass nach Zen 3 (irgend짯wann) Zen 4 fol짯gen wird. Vor짯her soll wohl noch Zen 3+ ein짯ge짯scho짯ben wer짯den, wie sich in der Ger체ch짯te짯k체짯che lang짯sam aber sicher ver짯dich짯tet. Die War짯hol genann짯te CPU soll in einem 체ber짯ar짯bei짯te짯ten Her짯stel짯lungs짯ver짯fah짯ren pro짯du짯ziert wer짯den, also 7 nm von TSMC mit eini짯gen EUV-Schich짯ten, was dann N6 genannt wird. Zudem soll War짯hol einen neu짯en IO-Chip erhal짯ten. Ob der dann schon f체r AM5 und DDR5 aus짯ge짯legt ist oder noch f체r AM4 und mehr Fea짯tures und Leis짯tung bei weni짯ger Strom짯ver짯brauch bie짯ten wird, was ja einer der Nach짯tei짯le bei Zen 2/3 und X570 war, wo der glei짯che Chip ver짯wen짯det wird, muss abge짯war짯tet wer짯den. In jedem Fall soll War짯hol ali짯as Zen 3+ deut짯lich mehr wer짯den, als es Zen+ oder gar Matis짯se Refresh war.

Wenn AMD mit Zen 3+ 2021 einen Zwi짯schen짯schritt ein짯le짯gen wird, darf mit Zen 4 fr체짯hes짯tens 2022 gerech짯net wer짯den. Hier gilt AM5 im Desk짯top-Bereich und damit DDR5-Sup짯port als gesetzt. 횥ber짯ra짯schend ist, dass laut der Quel짯le von Chips and Cheese aber짯mals eine sehr hohe IPC-Stei짯ge짯rung zu erwar짯ten ist. Dem짯nach soll ein Gen짯oa-Engi짯nee짯ring-Sam짯ple, also die Ser짯ver짯va짯ri짯an짯te von Zen 4, gegen짯체ber einem Milan (Zen 3 Ser짯ver, der dem짯n채chst auf den Markt kom짯men wird) 29 % schnel짯ler gewe짯sen sein, wovon 25 % allein von der IPC-Stei짯ge짯rung gekom짯men sein sol짯len. Der Arti짯kel nennt die Quel짯le soli짯de. Wenn man sich vor Augen f체hrt, welch klei짯ne Schrit짯te Intel 체ber die Jah짯re von San짯dy Bridge, Ivy Bridge, Has짯well, Broad짯well, Sky짯la짯ke, Kaby Lake, Cof짯fee Lake bis Comet Lake getan hat, die im ein짯stel짯li짯gen Pro짯zent-Bereich lagen, w채re es bemer짯kens짯wert, wenn AMD aber짯mals ein der짯art gro짯횩er IPC-Sprung gel채n짯ge. Zumal die짯ser stets gegen짯체ber dem direk짯ten Vor짯g채n짯ger ange짯ge짯ben wird. Gegen짯체ber dem Zen Ur-Design w채ren das mitt짯ler짯wei짯le ca. +80 %, ganz zu schwei짯gen von Bull짯do짯zer. Zudem wird Zen 4 in TSMCs 5몁m-Pro짯zess gefer짯tigt wer짯den, das ist best채짯tigt, das hei횩t, es darf auch noch ein Plus an Takt erwar짯tet wer짯den und zumin짯dest im Ser짯ver-Bereich wird es wohl auch nicht bei 64 Ker짯nen blei짯ben. Also 25 % IPC plus h철he짯rer Takt plus mehr Ker짯ne plus DDR5. Da N5 ein neu짯er Node ist, wer짯den die Zen-4-CPUs auch nicht mehr mit den Kon짯so짯len um Wafer kon짯kur짯rie짯ren m체s짯sen, was hof짯fent짯lich auch die Lie짯fer짯eng짯p채s짯se besei짯ti짯gen wird.

Kurz geht der Arti짯kel auch auf Zen 5 ein. Hier sind die Anga짯ben aller짯dings weit weni짯ger plau짯si짯bel. Eine Quel짯le will wis짯sen, dass der Sprung von Zen 4 auf Zen 5 so gro횩 wer짯den soll, wie von Piledri짯ver zu Zen. Das klingt toll, ist aber mit Vor짯sicht zu genie짯횩en, schlie횩짯lich war die IPC von Piledri짯ver auf짯grund der Design-Ent짯schei짯dung, IPC auf짯zu짯ge짯ben f체r hohen Takt, vor짯s채tz짯lich nied짯rig. Der Aus짯gangs짯punkt war also ent짯spre짯chend nied짯rig und das Stei짯ge짯rungs짯po짯ten짯zi짯al daher hoch. Das ist bei Zen aktu짯ell nicht der Fall, sodass ein der짯art star짯ker IPC-Zuwachs bezwei짯felt wer짯den darf. Aber spe짯ku짯lie짯ren ist nat체r짯lich erlaubt. Im Forum haben wir dazu ent짯spre짯chen짯de Spe짯ku짯la짯ti짯ons짯th짯reads: