AMD zeigt Details zu gestapelten 3D-Chiplets in einem Video

V철l짯lig 체ber짯ra짯schend hat짯te AMD-CEO Dr. Lisa Su im Rah짯men einer Com짯putex-2021-Key짯note k체rz짯lich einen Pro짯zes짯sor-Pro짯to짯ty짯pen gezeigt, der mit gesta짯pel짯tem (쐓ta짯cked) L3-Cache auf짯war짯te짯te (wir berich짯te짯ten) und damit selbst die in der Regel gut infor짯mier짯ten Lea짯k짯er 체ber짯rascht. Dabei wur짯de einem Ryzen 9 5900X, der seri짯en짯m채짯횩ig mit 32 MB L3-Cache je Com짯pu짯te-Die aus짯ge짯stat짯tet ist, per 3D-Stack짯ing 체ber Through Sili짯con Vias 64 MB zus채tz짯li짯cher L3-Cache 체ber짯ge짯st체lpt, was den Gesamt-L3-Cache des Pro짯zes짯sors auf 192 MB erh철h짯te und je nach Workload und ins짯be짯son짯de짯re bei Games bis zu 15 % Mehr짯leis짯tung erzeugte.

Auf sei짯nem You짯Tube-Kanal hat AMD inzwi짯schen ein Video ver짯철f짯fent짯licht, das auf am체짯san짯te Wei짯se ein paar wei짯te짯re Details ver짯r채t, wie man das tech짯nisch bewerk짯stel짯ligt hat:

So wur짯de die Stel짯le, an der sich der L3-Cache befin짯det erheb짯lich nied짯ri짯ger gestal짯tet. Man spricht von ledig짯lich 20 쨉m Dicke statt ca. 400 쨉m Dicke wie bei der her짯k철mm짯li짯chen Bau짯wei짯se. Zudem wird der L3-Cache um 180째 gewen짯det; die Schalt짯lo짯gik befin짯det sich dem짯nach nicht oben, son짯dern unten. Dar짯auf wird dann der zus채tz짯li짯che L3-Cache in der 3. Dimen짯si짯on gesta짯pelt und mit짯tels TSV-Bau짯wei짯se ver짯bun짯den, was auch die L채n짯ge der Ver짯drah짯tung mini짯mal h채lt.