AMD zeigt Details zu gestapelten 3D-Chiplets in einem Video
Völlig überraschend hatte AMD-CEO Dr. Lisa Su im Rahmen einer Computex-2021-Keynote kürzlich einen Prozessor-Prototypen gezeigt, der mit gestapeltem (“stacked”) L3-Cache aufwartete (wir berichteten) und damit selbst die in der Regel gut informierten Leaker überrascht. Dabei wurde einem Ryzen 9 5900X, der serienmäßig mit 32 MB L3-Cache je Compute-Die ausgestattet ist, per 3D-Stacking über Through Silicon Vias 64 MB zusätzlicher L3-Cache übergestülpt, was den Gesamt-L3-Cache des Prozessors auf 192 MB erhöhte und je nach Workload und insbesondere bei Games bis zu 15 % Mehrleistung erzeugte.
Auf seinem YouTube-Kanal hat AMD inzwischen ein Video veröffentlicht, das auf amüsante Weise ein paar weitere Details verrät, wie man das technisch bewerkstelligt hat:
So wurde die Stelle, an der sich der L3-Cache befindet erheblich niedriger gestaltet. Man spricht von lediglich 20 µm Dicke statt ca. 400 µm Dicke wie bei der herkömmlichen Bauweise. Zudem wird der L3-Cache um 180° gewendet; die Schaltlogik befindet sich demnach nicht oben, sondern unten. Darauf wird dann der zusätzliche L3-Cache in der 3. Dimension gestapelt und mittels TSV-Bauweise verbunden, was auch die Länge der Verdrahtung minimal hält.