AMD zeigt Prototyp mit gestapeltem L3-Cache
Auf der gestern Abend abgehaltenen Computex-2021-Keynote wartete AMD mit einer Überraschung auf. Kurz vor Schluss der Veranstaltung hielt AMD-CEO Dr. Lisa Su den Prototyp eines Ryzen 5000 in die Kamera, bei dem der L3-Cache nicht (nur) planar in der Ebene auf dem Die vorhanden ist, sondern mit zusätzlichen 64 MB in die Höhe gestapelt ist.
Der Vorteil dieser Bauweise ist, dass der gestapelte Teil separat gefertigt werden kann, was die Ausbeute erhöht, und die Fläche auf dem Package dadurch nicht erhöht wird. Technisch realisiert AMD den Stapel mittels dünnem Kupferband zwischen erster und zweiter Ebene und Through Silicon Vias (TSVs). Der Höhenunterschied zum übrigen Die wird mit Siliziumplättchen ausgeglichen.
Ein AMD Ryzen 9 5900X, der regulär 64 MB L3-Cache besitzt (32 MB in jedem seiner beiden Dies), käme durch die zusätzlichen 64 MB gestapelten “3D V‑Cache” je Die auf insgesamt 192 MB L3-Cache. Sofern sich die Latenz durch den Stapel nicht nennenswert verschlechtert, dürften insbesondere Spiele positiv auf die Unmenge an Last-Level-Cache reagieren. AMD nennt den L3-Cache seit Zen 2 ja nicht ohne Grund “Game-Cache”. AMD hält 15 Prozent für realisistisch. Die Technologie soll Ende des Jahren in Serie gehen.
AMD 3D Chiplet Technology: A packaging breakthrough for high-performance computing.
— AMD (@AMD) June 1, 2021