AMD zeigt Prototyp mit gestapeltem L3-Cache

Auf der gestern Abend abge­hal­te­nen Com­putex-2021-Key­note war­te­te AMD mit einer Über­ra­schung auf. Kurz vor Schluss der Ver­an­stal­tung hielt AMD-CEO Dr. Lisa Su den Pro­to­typ eines Ryzen 5000 in die Kame­ra, bei dem der L3-Cache nicht (nur) pla­nar in der Ebe­ne auf dem Die vor­han­den ist, son­dern mit zusätz­li­chen 64 MB in die Höhe gesta­pelt ist.

Der Vor­teil die­ser Bau­wei­se ist, dass der gesta­pel­te Teil sepa­rat gefer­tigt wer­den kann, was die Aus­beu­te erhöht, und die Flä­che auf dem Packa­ge dadurch nicht erhöht wird. Tech­nisch rea­li­siert AMD den Sta­pel mit­tels dün­nem Kup­fer­band zwi­schen ers­ter und zwei­ter Ebe­ne und Through Sili­con Vias (TSVs). Der Höhen­un­ter­schied zum übri­gen Die wird mit Sili­zi­um­plätt­chen ausgeglichen.

Ein AMD Ryzen 9 5900X, der regu­lär 64 MB L3-Cache besitzt (32 MB in jedem sei­ner bei­den Dies), käme durch die zusätz­li­chen 64 MB gesta­pel­ten “3D V‑Cache” je Die auf ins­ge­samt 192 MB L3-Cache. Sofern sich die Latenz durch den Sta­pel nicht nen­nens­wert ver­schlech­tert, dürf­ten ins­be­son­de­re Spie­le posi­tiv auf die Unmen­ge an Last-Level-Cache reagie­ren. AMD nennt den L3-Cache seit Zen 2 ja nicht ohne Grund “Game-Cache”. AMD hält 15 Pro­zent für rea­li­sis­tisch. Die Tech­no­lo­gie soll Ende des Jah­ren in Serie gehen.

Durch die weitere Nutzung der Seite stimmst du der Verwendung von Cookies zu. Weitere Informationen

Die Cookie-Einstellungen auf dieser Website sind auf "Cookies zulassen" eingestellt, um das beste Surferlebnis zu ermöglichen. Wenn du diese Website ohne Änderung der Cookie-Einstellungen verwendest oder auf "Akzeptieren" klickst, erklärst du dich damit einverstanden.

Schließen