AMD zeigt Prototyp mit gestapeltem L3-Cache

Auf der gestern Abend abge짯hal짯te짯nen Com짯putex-2021-Key짯note war짯te짯te AMD mit einer 횥ber짯ra짯schung auf. Kurz vor Schluss der Ver짯an짯stal짯tung hielt AMD-CEO Dr. Lisa Su den Pro짯to짯typ eines Ryzen 5000 in die Kame짯ra, bei dem der L3-Cache nicht (nur) pla짯nar in der Ebe짯ne auf dem Die vor짯han짯den ist, son짯dern mit zus채tz짯li짯chen 64 MB in die H철he gesta짯pelt ist.

Der Vor짯teil die짯ser Bau짯wei짯se ist, dass der gesta짯pel짯te Teil sepa짯rat gefer짯tigt wer짯den kann, was die Aus짯beu짯te erh철ht, und die Fl채짯che auf dem Packa짯ge dadurch nicht erh철ht wird. Tech짯nisch rea짯li짯siert AMD den Sta짯pel mit짯tels d체n짯nem Kup짯fer짯band zwi짯schen ers짯ter und zwei짯ter Ebe짯ne und Through Sili짯con Vias (TSVs). Der H철hen짯un짯ter짯schied zum 체bri짯gen Die wird mit Sili짯zi짯um짯pl채tt짯chen ausgeglichen.

Ein AMD Ryzen 9 5900X, der regu짯l채r 64 MB L3-Cache besitzt (32 MB in jedem sei짯ner bei짯den Dies), k채me durch die zus채tz짯li짯chen 64 MB gesta짯pel짯ten 3D V멌ache je Die auf ins짯ge짯samt 192 MB L3-Cache. Sofern sich die Latenz durch den Sta짯pel nicht nen짯nens짯wert ver짯schlech짯tert, d체rf짯ten ins짯be짯son짯de짯re Spie짯le posi짯tiv auf die Unmen짯ge an Last-Level-Cache reagie짯ren. AMD nennt den L3-Cache seit Zen 2 ja nicht ohne Grund 쏥ame-Cache. AMD h채lt 15 Pro짯zent f체r rea짯li짯sis짯tisch. Die Tech짯no짯lo짯gie soll Ende des Jah짯ren in Serie gehen.