Anschauungsmodell eines Zen 4 in AM5-Ausf체hrung aufgetaucht

Der Sockel AM4 ist bei AMD seit der Markt짯ein짯f체h짯rung des ers짯ten Ryzen-Pro짯zes짯sors im Jahr 2017 im Ein짯satz; seit 2016 wenn man die OEM-Mona짯te mit Bris짯tol Ridge mit짯z채hlt. Das ist eine lan짯ge Zeit f체r die DDR4-Platt짯form, wenn man bedenkt, wie oft Intel nor짯ma짯ler짯wei짯se sei짯ne Sockel wech짯selt. In die짯ser Zeit hat AMD unz채h짯li짯ge CPU-Fami짯li짯en auf die짯ser Platt짯form zum Lau짯fen gebracht: Bris짯tol Ridge, Sum짯mit Ridge, Raven Ridge, Raven 2, Pin짯na짯cle Ridge, Picas짯so, Dali, Matis짯se, Renoir, Ver짯meer und Cezanne.

F체r Zen 4 ist bei AMD aller Vor짯aus짯sicht nach ein Sockel-Wech짯sel vor짯ge짯se짯hen. Der bekann짯te Lea짯k짯er Exe짯cu짯ta짯b짯le짯Fix will auch wis짯sen in wel짯cher Form:

In die짯sem Tweet, das ein Anschau짯ungs짯mo짯dell (engl. Mock-Up) zeigt, fal짯len gleich ein paar wich짯ti짯ge Eck짯da짯ten ins Auge. Zum einen schei짯nen auch AM5-CPUs qua짯dra짯tisch zu blei짯ben. Aller짯dings ver짯f체gt die CPU nicht mehr 체ber ein Pin-Grid-Array (PGA), son짯dern wie bereits der gro짯횩e Bru짯der Thre짯ad짯rip짯per seit Markt짯ein짯f체h짯rung sowie die Epycs und alle Intel-Pro짯zes짯so짯ren seit Sockel 775 체ber ein Land-Grid-Array (LGA). Zudem hat sich die Anzahl der Kon짯tak짯te um eini짯ge Hun짯dert erh철ht. W채h짯rend der aktu짯el짯le Sockel AM4 체ber 1331 Kon짯tak짯te ver짯f체gt, sol짯len es bei Sockel AM5 1718 wer짯den. Geschul짯det ist das dem Umstand, dass die zuge짯h철짯ri짯gen CPUs 4 PCIe-Lanes mehr zur Ver짯f체짯gung stel짯len sol짯len als die bis짯he짯ri짯gen Sockel-AM4-Pro짯zes짯so짯ren maxi짯mal (28 statt 24) und da auch die zul채s짯si짯ge TDP der CPUs von der짯zeit 105 W auf 120 W (mit Reser짯ven bis 170 W) stei짯gen soll, d체rf짯te auch die ein oder ande짯re Ver짯sor짯gungs짯lei짯tung dabei sein.

Nament짯lich als ers짯te Kon짯su짯men짯ten-CPU wird hier der Code짯na짯me Rapha짯el genannt. Die Umstel짯lung auf DDR5 war erwar짯tet wor짯den, die Fer짯ti짯gung in 5 nm eben짯so. Etwas 체ber짯ra짯schend ist hin짯ge짯gen, dass Rapha짯el auch wei짯ter짯hin 쐍ur PCI-Express 4.0 bie짯ten soll. 쏯ur ist gut, wur짯de PCI-Express 4.0 doch gera짯de eben erst, 2019, mit den Zen-2-CPUs bei AMD ein짯ge짯f체hrt und bei Intel gar erst vor kur짯zem mit Markt짯ein짯f체h짯rung der Rocket-Lake-CPUs. Und auch PCIe4.0멐ndger채te sind nach wie vor nicht fl채짯chen짯de짯ckend Stand der Tech짯nik. Den짯noch plant Intel, PCIe 5.0 mit Alder Lake Ende des Jah짯res ein짯zu짯f체h짯ren. Wenn man bedenkt, dass Rapha짯el und damit auch Sockel AM5 wohl nicht mehr 2021, son짯dern erst 2022 erschei짯nen d체rf짯te, ist die Ent짯schei짯dung, im Wett짯be짯werb auf PCIe 5.0 zu ver짯zi짯che짯ten, 체ber짯ra짯schend. Wom철g짯lich ist die Ent짯schei짯dung auch einem Kom짯pro짯miss geschul짯det: wie man bereits bei der Ein짯f체h짯rung von PCIe 4.0 gese짯hen hat, gibt셲 die schnel짯le짯re Trans짯fer짯ra짯te nicht umsonst: der Strom짯ver짯brauch ist h철her. Das d체rf짯te bei PCIe 5.0 채hn짯lich sein. Den짯noch muss die Platt짯form AM5, deren Name 체bri짯gens noch nicht offi짯ziel best채짯tigt wur짯de, nicht f체r den Rest ihrer Tage auf PCIe 4.0 beschr채nkt sein. Auch bei AM4 hat man PCIe 4.0 ja erst w채h짯rend der Lauf짯zeit eingef체hrt.