Details und Analyse der Zen-Architektur nach der Hot-Chips-Konferenz
Diskussion/Ausblick
AMD ist sichtlich zufrieden mit seiner neuen CPU-Architektur und zumindest auf dem Papier darf man dieser Zufriedenheit beistimmen. Überall wurde vergrößert, verbreitert und verbessert, um das schier Unmögliche zu ermöglichen – deutlich mehr Rechenleistung bei erheblich weniger Energiebedarf. Alle Kugeln hat AMD sicher noch nicht verschossen, so betonte Mike Clark im Rahmen seiner Ausführungen zum SMT-Design bezüglich einiger statisch auf die Threads aufgeteilter Komponenten, dass dies in dieser Generation so entschieden wurde. Es bleibt also noch Raum für Optimierungen.
Spannend werden die Fragen nach den erzielbaren Taktraten und AMDs Modell- und Preispolitik. Bei letzterem wäre es aus Kundensicht wünschenswert, wenn sich AMD bei den 8‑Kernmodellen ohne SMT ungefähr an Intels Quadcores mit SMT orientieren würde, also im Preisbereich von 300–350 Euro. Dies ist nicht utopisch, da durch den sehr wahrscheinlichen Einsatz von High-Density-Libraries die Die-Fläche für eine 8‑Kern-CPU mit 16 MiB Cache verhältnismäßig klein ausfallen wird. Die Multi-Thread-Leistung würde über der eines i7 mit nur 4 Kernen (8 Threads) liegen und somit bei ähnlichem Preis das bessere Angebot darstellen. Sollte die Leistung deutlich besser ausfallen, wird AMD sicherlich auch eher 400 Euro aufrufen wollen. Auch wird man Intels Reaktion abwarten müssen. Intels Kontostand ließe starke Preisnachlässe ohne weiteres zu, bisher wurden sie nur nicht dazu gezwungen. Sollten die 8‑Kern-Zens zu teuer für die Masse der Kunden werden, bliebe als billige Alternative noch die Zen-APU mit deaktivierter GPU. Nachdem diese erstmals über L3-Cache verfügen, bestünde der Nachteil gegenüber Summit Ridge nur in Form der vier Kerne und deren 8 MiB L3. Allerdings wird die Zen-APU erst im 2. Halbjahr 2017 erwartet, da in Form von Bristol Ridge zuvor noch der letzte Vertreter der Bulldozergeneration seinen Einstand für den Sockel AM4 feiert.
Alles in allem scheint AMDs Ziel aufzugehen, mit Zen ein ausbalanciertes Design anbieten zu können. Nichts erscheint als zuviel oder zu wenig. 256-Bit-FPUs wären sicherlich “nett”, würden jedoch infolge der nötigen Verbreiterungen der Cache- und Speichersubsysteme die Design-Balance kippen, da die INT-Einheiten nicht von der Verbreiterung profitieren. Desweiteren würden sie die maximal erreichbare Taktfrequenz limitieren, da eine AVX-256-Bit-Einheit unter Vollast auf dem Die lokal für einen Spannungsabfall sorgt. Gleichzeitig steigt bei Vollast auch die thermische Belastung in Form von Abwärme. Das Zusammenspiel von anderen AMD-Fähigkeiten wie den High-Density-Libaries und den adaptiven Spannungsregelungen lässt somit auf ein gelungenes, rundes Endprodukt hoffen.