Details und Analyse der Zen-Architektur nach der Hot-Chips-Konferenz
Nach der Enthüllung einer groben Darstellung des Zen-Designs durch AMDs CEO Lisa Su vor zwei Wochen gab es letzte Woche auf der Technologie-Tagung Hot Chips genauere Details zur Umsetzung aller Maßnahmen. Diese haben wir uns genauer angeschaut, um erfahren zu können, wie AMD eine Verbesserung der Single-Thread-Leistung um 40 % gegenüber den Excavator-Kernen erreichen will.
Dieser Artikel ist Teil 2 zu Zen, in dem die Feinheiten der Architektur beleuchtet werden, wie sie von AMD präsentiert wurden. Zuerst wollten wir gleichzeitig eine Analyse und einen Vergleich unterbringen, allerdings benötigen wir dazu noch einige Antworten von AMD. Deshalb haben wir die Themen aufgeteilt. Weitere Details wird es deshalb erst im dritten Teil geben.
Ein Hinweis vorab: Um die Unterschiede zwischen µOps im Prozessorfrontend (nach den Dekodern, vor den Rechenwerken) und innerhalb der Rechenwerke besser vermitteln zu können, unterscheiden wir zwischen MOps (µOp im Front-End) und µOps (µOp in den Rechenwerken).
Wir wünschen Euch viel Spaß beim Lesen des zweiten Teils.
Links zum Thema:
- AMD Zen mit DDR4-Technologie von Rambus? ()
- Erste Details zu AMDs Zen-Prozessoren ()
- Gerücht: Zen-APUs mit 4 Kernen, L3-Cache und bis zu 11 Polaris-CUs? ()
- Sockel AM4 wie gehabt als PGA, nicht als LGA ()
- One last thing — AMD zeigt Zen-Engineering-Sample auf der Computex ()
- Vermutlich erster Die-Shot Zens aufgetaucht ()
- Neuer Compiler GCC 6 mit HSA- und Zen-Support ()
- Analyse der vermuteten Zen-Architektur ()
- AMDs Zen-Architektur zeigt sich in Compiler-Quellcode ()