√úberraschung: Ryzen Threadripper ist ein teildeaktivierter Epyc

In zwei Wochen soll AMDs neu¬≠es High-End-Pferd¬≠chen Ryzen Thre¬≠ad¬≠rip¬≠per erschei¬≠nen. Er wird mit 12 oder 16 Ker¬≠nen samt SMT auf den Markt kom¬≠men und gegen die HEDT-Platt¬≠form von Intel mit Core i7 und Core i9 Skylake‚ÄĎX antre¬≠ten m√ľs¬≠sen. Auf¬≠grund der bis¬≠he¬≠ri¬≠gen Infor¬≠ma¬≠tio¬≠nen ging man als Markt¬≠be¬≠ob¬≠ach¬≠ter davon aus, dass Thre¬≠ad¬≠rip¬≠per mit zwei Zep¬≠pe¬≠lin-Dies pro¬≠du¬≠ziert w√ľr¬≠de. Genauer:

Ryzen = 1 Zep­pe­lin-Die => 8 Ker­ne / 2 Speicher-Kanäle
Ryzen Thre­ad­rip­per = 2 Zep­pe­lin-Dice => 16 Ker­ne / 4 Speicher-Kanäle
Epyc = 4 Zep¬≠pe¬≠lin-Dice => 32 Ker¬≠ne / 8 Speicher-Kan√§le 

So weit, so logisch. Doch wie der Over¬≠clo¬≠cker Der8auer (via PCGH) her¬≠aus¬≠ge¬≠fun¬≠den hat, ist das nicht zutref¬≠fend. Beim K√∂p¬≠fen einer Thre¬≠ad¬≠rip¬≠per-CPU kamen nicht zwei Zep¬≠pe¬≠lin-Dies zum Vor¬≠schein wie erwar¬≠tet, son¬≠dern deren vier. Thre¬≠ad¬≠rip¬≠per ist ‚Äď sofern es sich hier um ein fina¬≠les Pro¬≠dukt han¬≠delt ‚Äď also nicht das, was man erwar¬≠tet hatte.


Quel­le: PCGH

Zum einen spart sich AMD so nat√ľr¬≠lich eine eige¬≠ne Thre¬≠ad¬≠rip¬≠per-Fer¬≠ti¬≠gungs¬≠stra¬≠√üe f√ľr zwei Dice je Packa¬≠ge, ande¬≠rer¬≠seits mutet es schon reich¬≠lich deka¬≠dent an, den Ser¬≠ver-Pro¬≠zes¬≠sor Epyc (Prei¬≠se bis 5000 EUR je CPU) um die H√§lf¬≠te sei¬≠ner Rechen¬≠ein¬≠hei¬≠ten zu beschnei¬≠den und einen Thre¬≠ad¬≠rip¬≠per f√ľr Enthu¬≠si¬≠as¬≠ten dar¬≠aus zu ‚Äúbas¬≠teln‚ÄĚ.

Man wird sehen m√ľs¬≠sen, ob AMD dies durch¬≠ge¬≠hend so hand¬≠habt, oder ob ‚Äď je nach Lage ‚Äď Thre¬≠ad¬≠rip¬≠per mal nativ mit zwei Dice, mal teil¬≠de¬≠ak¬≠ti¬≠viert mit vier Dice rea¬≠li¬≠siert wer¬≠den wird. Auch der Ath¬≠lon 64 5000+ wur¬≠de je nach Ver¬≠f√ľg¬≠bar¬≠keit mal mit einem nati¬≠ven BH-F2-Die mit 512 KiB L2-Cache rea¬≠li¬≠siert, mal mit einem JH-F2 mit 1024 KiB L2-Cache, bei dem die H√§lf¬≠te des L2-Caches deak¬≠ti¬≠viert wur¬≠de (sp√§¬≠ter noch mit vie¬≠len ande¬≠ren Vari¬≠an¬≠ten; aber das ist jetzt egal). Soll¬≠ten sie Thre¬≠ad¬≠rip¬≠per wirk¬≠lich durch¬≠ge¬≠hend mit vier Dice pro¬≠du¬≠zie¬≠ren wol¬≠len, muss die Aus¬≠beu¬≠te (Yield) an Zep¬≠pe¬≠lin-Dice schon enorm gut sein, damit sich das gegen¬≠√ľber einer zus√§tz¬≠li¬≠chen Fer¬≠ti¬≠gungs¬≠stra¬≠√üe rechnet.

Gute Nach¬≠richt f√ľr Thre¬≠ad¬≠rip¬≠per-Inter¬≠es¬≠sen¬≠ten: inzwi¬≠schen ist gesi¬≠chert, dass Epyc mit dem Step¬≠ping B2 pro¬≠du¬≠ziert wird (Ryzen 5/7 mit B1). Wenn Thre¬≠ad¬≠rip¬≠per √ľber eine Teil¬≠de¬≠ak¬≠ti¬≠vie¬≠rung von Epyc rea¬≠li¬≠siert wird, d√ľrf¬≠te ziem¬≠lich sicher sein, dass auch Thre¬≠ad¬≠rip¬≠per das Step¬≠ping B2 erhal¬≠ten wird.