AMD tritt dem Konsortium f체r Compute Express Link (CXL) bei

In einem Blog짯ein짯trag hat AMDs Chief Tech짯no짯lo짯gy Offi짯cer Mark Paper짯mas짯ter den Bei짯tritt zum Com짯pu짯te Express Link Kon짯sor짯ti짯um bekannt짯ge짯ge짯ben. Kon짯kur짯rent Intel hat짯te CXL im M채rz vor짯ge짯stellt. Ziel ist es einen schnel짯len und effi짯zi짯en짯ten Inter짯con짯nect zwi짯schen Pro짯zes짯so짯ren sowie Gra짯fik짯kar짯ten, Spei짯cher oder spe짯zi짯el짯len Beschleu짯ni짯ger짯kar짯ten zu eta짯blie짯ren. Bis짯lang war man davon aus짯ge짯gan짯gen, dass AMD wohl eher auf offe짯ne Stan짯dards wie CCIX, Gen멯 oder Open짯CA짯PI set짯zen wird.

Nach짯dem sich zu den neun Gr체n짯dungs짯mit짯glie짯dern Ali짯baba, Cis짯co, Dell EMC, Face짯book, Goog짯le, Hew짯lett Packard Enter짯pri짯se, Hua짯wei, Intel und Micro짯soft aber mitt짯ler짯wei짯le 체ber 40 wei짯te짯re Fir짯men unter ande짯rem ARM, Broad짯com, Giga짯byte, Mel짯lan짯ox (Nvi짯dia), Super짯mi짯cro und Syn짯op짯sis gesellt haben, kann man sich dem Stan짯dard wahr짯schein짯lich nicht verschlie횩en.

Die Arbeit am Stan짯dard erfolg짯te bei Intel und beruht auf PCI-Express 5.0. Mitt짯ler짯wei짯le wur짯de die CXL 1.1 Spe짯zi짯fi짯ka짯ti짯on her짯aus짯ge짯ge짯ben, wobei die Spe짯zi짯fi짯ka짯tio짯nen nur Fir짯men zur Ver짯f체짯gung gestellt wer짯den, die dem Kon짯sor짯ti짯um ange짯h철짯ren. Des짯halb erstaunt die Aus짯sa짯ge von Paper짯mas짯ter etwas, in der er CXL als offe짯nen Indus짯trie짯stan짯dard beschreibt und sogar auf die Rol짯le AMDs als lang짯j채h짯ri짯ger Unter짯st체t짯zer von offe짯nen Stan짯dards hinweist.

Com짯pu짯te Express Link (CXL) is an open indus짯try stan짯dard inter짯con짯nect offe짯ring high-band짯width, low-laten짯cy con짯nec짯ti짯vi짯ty bet짯ween host pro짯ces짯sors, sys짯tems and devices such as acce짯le짯ra짯tor cards, memo짯ry buf짯fers, and smart I/O devices.

Sin짯ce 2016 AMD has play짯ed a lea짯der짯ship role in dri짯ving three other new bus/interconnect stan짯dards, CCIX, Open짯CA짯PI and Gen멯. Like CXL, the짯se three efforts are dri짯ven by the need to crea짯te tigh짯ter cou짯pling and cohe짯ren짯cy bet짯ween pro짯ces짯sors and acce짯le짯ra짯tors, and bet짯ter exploit new and emer짯ging memory/storage tech짯no짯lo짯gies in open, stan짯dards-based solutions.

While the짯se dif짯fe짯rent groups have been working to sol짯ve simi짯lar pro짯blems, each approach has its dif짯fe짯ren짯ces. As a long-stan짯ding sup짯port짯er of open stan짯dards, we셱e exci짯ted to join CXL and the pos짯si짯bi짯li짯ties pre짯sen짯ted as we work with other eco짯sys짯tem lea짯ders to address chal짯lenges we face as an industry.

Mark Paper짯mas짯ter, CTO AMD (Quel짯le: AMD Busi짯ness Blog)

Schau짯bild PCI멐 und CLX auf einem Link (Quel짯le: CXL Konsortium)

F체r den Stan짯dard selbst exis짯tiert ein White짯pa짯per, das einen kur짯zen 횥ber짯blick gibt. CXL l채uft auf dem PCI-Express Lay짯er und unter짯st체tzt x16, x8 und x4 nativ, sowie x2 und x1 in einem her짯ab짯ge짯setz짯ten Modus. CXL 1.0 star짯tet mit 32 Giga짯trans짯fer pro Sekun짯de und bie짯tet eine Band짯brei짯te von 64 GiB/s in jede Rich짯tung, au횩er짯dem unter짯st체tzt es auch Daten짯ra짯ten von 16,0 GT/s und 8,0 GT/s im her짯ab짯ge짯setz짯ten Modus.