Präsentation zeigt Details zu AMDs Zen 3 “Milan” — kein SMT4

Auf You­tube ist ein Video mit dem Titel “Inno­va­tor Insights: AMD Epyc for High Per­for­mance Com­pu­ting Workloads” auf­ge­taucht, das eine AMD-Prä­sen­ta­ti­on vom 16. Sep­tem­ber beim HPC-AI Advi­so­ry Coun­cil in Lei­ces­ter zum Inhalt hat, in der mehr Infor­ma­tio­nen zu Zen 2 und zu Zen 3 gege­ben wer­den.

Der Inhalt ist nicht verfügbar.
Bitte erlaube Cookies, indem du auf Übernehmen im Banner klickst.

Update: Das Video wur­de mitt­ler­wei­le gelöscht, da es wohl nicht zur Ver­öf­fent­li­chung vor­ge­se­hen war.

In der Prä­sen­ta­ti­on wird neben wei­te­ren Ein­bli­cken in die Gestal­tung von Zen 2 “Rome” auch eine Road­map mit Zen 3 (Code­na­me “Milan”) gezeigt, die auf den ers­ten Blick nur die exakt glei­chen Daten wie Zen 2 auf­weist. Dies scheint gleich­zei­tig eine Absa­ge an momen­tan viel­fach spe­ku­lier­te Fea­tures wie SMT4 zu sein. Die Anzahl der Ker­ne und die TDP ändern sich eben­falls nicht. Weit­rei­chen­de Ände­run­gen sind also erst mit Zen 4 “Gen­oa” zu erwar­ten, der auf den Sockel SP5 und dann wahr­schein­lich auf DDR5 und PCIe 5.0 setz­ten wird. Wobei man immer noch beach­ten muss, dass AMD ange­kün­digt hat für den Super­com­pu­ter “Fron­tier” eine ange­pass­te “Milan” zu ent­wi­ckeln, die für den “High Per­for­mance Computing”-Bereich (HPC) gedacht ist und abwei­chen­de Spe­zi­fi­ka­tio­nen haben dürf­te.

Nach den Ein­trä­gen der Road­map ist der Tape­out von Zen 3 auch bereits im zwei­ten Quar­tal 2019 erfolgt und eine offi­zi­el­le Vor­stel­lung dürf­te Ende des drit­ten Quar­tals oder Anfang des vier­ten Quar­tals 2020 anste­hen, wenn AMD das­sel­be zeit­li­che Pro­ce­de­re wie bei Zen 2 anwen­det.

amd_roadmap_2020

AMD Road­map mit Milan und Gen­oa

Ein Blick auf die Archi­tek­tur des CPU-Chip­lets zeigt aber, dass AMD den bei Zen 2 ver­wen­de­ten Auf­bau aus einem Core Com­pu­te Die (CCD) mit zwei CPU Com­ple­xen (CCX) ver­än­dern wird, indem wohl nur noch ein CCX mit min­des­tens 32 MiB L3-Cache in einem CCD zum Ein­satz kommt, was unter ande­rem Laten­zen ver­rin­gern dürf­te.

milan_soc

Zen 3 Cache-Kon­fi­gu­ra­ti­on im CCD im Unter­schied zu Zen 2

Nach­dem auf der oben gezeig­ten Road­map nicht ganz klar ist, ob ein ande­rer Fer­ti­gungs­pro­zess bei Zen 3 zum Ein­satz kommt, bleibt nur der Hin­weis auf eine Prä­sen­ta­ti­on am 10. Sep­tem­ber beim HPE Cast 2019 , bei der AMD davon gespro­chen hat, dass die Zen 3 CPUs in 7‑nm+ gefer­tigt wer­den und gegen­über den kom­men­den Intel-Pro­zes­so­ren wei­ter­hin eine bes­se­re Per­for­mance pro Watt auf­wei­sen sol­len.

HPE Cast 2019