TSMC: 5 nm von Anfang an auf HPC optimiert Chance f체r AMDs Zen 3?

Von David Schor (Wiki짯Chip) kommt ein inter짯es짯san짯tes Update zu TSMCs 5몁m-Fer짯ti짯gung. Die짯se soll noch schnel짯ler hoch짯ge짯fah짯ren wer짯den als die aktu짯el짯le 7몁m-Fer짯ti짯gung und von Anfang an auf HPC opti짯miert sein, also auch auf die Fer짯ti짯gung von High Per짯for짯mance Com짯pu짯ter짯chips und nicht nur f체r mobi짯le SoCs wie App짯les Axx Bio짯nic. Da die Mas짯sen짯fer짯ti짯gung bereits im ers짯ten Quar짯tal 2020 star짯ten soll, kann des짯halb spe짯ku짯liert wer짯den, ob AMD wei짯ter wie urspr체ng짯lich geplant f체r alle Pro짯zes짯so짯ren der 쏾en 3- Archi짯tek짯tur auf 7몁m+ set짯zen wird oder even짯tu짯ell sogar direkt zu 5몁m wechselt.

TSMC 5 nm schnellerer Ramp und direkt f체r HPC

Bei TSMC lau짯fen momen짯tan vie짯le ver짯schie짯de짯ne Fer짯ti짯gungs짯pro짯zes짯se zeit짯gleich, dabei unter짯schei짯det man zus채tz짯lich in Risi짯ko- und Mas짯sen짯pro짯duk짯ti짯on. Ers짯te짯re fin짯det statt, wenn ein Pro짯zess sehr neu ist, sich aber die Aus짯beu짯te bereits f체r ers짯te fina짯le Pro짯duk짯te rech짯net. Die 5몁m-Mas짯sen짯pro짯duk짯ti짯on soll dabei laut TSMC im ers짯ten Quar짯tal des kom짯men짯den Jah짯res star짯ten, nach짯dem die Risi짯ko짯pro짯duk짯ti짯on bereits im M채rz 2019 begann.

Die Fer짯ti짯gung soll dabei von Anfang nicht nur auf Pro짯duk짯te im Low-Power-Per짯for짯mance-Bereich (LP) klas짯si짯sches Bei짯spiel daf체r sind Elek짯tro짯nik짯chips f체r Mobil짯te짯le짯fo짯ne son짯dern auch f체r den HPC-Bereich opti짯miert sein. 

Bei 7몁m war man zum Bei짯spiel bereits im April 2018 mit der Mas짯sen짯fer짯ti짯gung f체r LP, w채h짯rend man erst Ende des ers짯ten Quar짯tals oder Anfang des zwei짯ten Quar짯tals 2019 mit der HPC-Fer짯ti짯gung f체r AMDs Zen 2 Pro짯zes짯so짯ren begann. Da AMD mitt짯ler짯wei짯le immer wich짯ti짯ger f체r TSMC wird und man dort auch auf Epyc Pro짯zes짯so짯ren in den eige짯nen Rechen짯zen짯tren setzt, kann man an die짯ser Stel짯le spe짯ku짯lie짯ren, f체r wel짯che Pro짯duk짯te von AMD die 5몁m-Fer짯ti짯gung in Fra짯ge kommt. 

Rome_in_Rome_21

 

Zen 3 bereits in 5 nm?

Alle Road짯maps von AMD sehen Zen 3 bei maxi짯mal 7몁m+, aller짯dings hat AMD bereits bei Zen+ die Fer짯ti짯gung, die urspr체ng짯lich auch noch in 14 nm geplant war auf 12 nm ge채n짯dert. Aus짯sa짯gen von CEO Lisa Su aus dem Con짯fe짯rence Call zu den Zah짯len des drit짯ten Quar짯tals schei짯nen aber nahe zu legen, dass man bei 5 nm eher eine kon짯ser짯va짯ti짯ve Her짯an짯ge짯hens짯wei짯se w채hlt und fr체짯hes짯tens mit Zen 4 auf die 5몁m-Fer짯ti짯gung wech짯selt, die zu dem wahr짯schein짯li짯chen Start Ende 2021 dann bereits 체ber ein Jahr in der Mas짯sen짯fer짯ti짯gung sein soll짯te und somit von Beginn an sehr hohe Yields (Aus짯beu짯te an funk짯ti짯ons짯f채짯hi짯gen Chips auf einem Wafer) bie짯ten d체rfte.

Lisa Su: 쏶o Timo짯thy, the way I would ans짯wer that ques짯ti짯on is, look, we made a set of choices, and the set of choices include pro짯cess tech짯no짯lo짯gy, they include archi짯tec짯tu짯re, our chip짯let archi짯tec짯tu짯re. They include sort of our over짯all sys짯tem archi짯tec짯tu짯re. And I think we쇑춚e made a set of good choices. Going for짯ward, we are not rely짯ing on pro짯cess tech짯no짯lo짯gy as the main dri짯ver. We think pro짯cess tech짯no짯lo짯gy is neces짯sa짯ry. It셲 neces짯sa짯ry to be sort of at the lea짯ding edge of pro짯cess tech짯no짯lo짯gy. And so today, 7몁anometer is our gre짯at node, and we쇑춓e get짯ting a lot of bene짯fit from it. We will tran짯si짯ti짯on to the 5몁anometer node at the appro짯pria짯te time and get gre짯at bene짯fit from that as well. But we쇑춓e doing a lot in archi짯tec짯tu짯re. And I would say that the archi짯tec짯tu짯re is whe짯re we belie짯ve the hig짯hest levera짯ge is for our pro짯duct port짯fo짯lio going forward.

Q3 Ear짯nings Call AMD

Ob die 5몁m-Fer짯ti짯gung f체r ande짯re Pro짯duk짯te bereits in 2020 ein짯ge짯setzt wird ist momen짯tan aller짯dings noch unklar. Even짯tu짯ell bie짯ten sich aber gera짯de auf der GPU-Sei짯te im Hig짯hend-Desk짯top oder bei den Rade짯on Instinct Kar짯ten f체r den HPC-Bereich ers짯te Ein짯satz짯m철g짯lich짯kei짯ten, da im Ver짯gleich zum ers짯ten 7몁m-Pro짯zess zwi짯schen 15 und 25 Per짯for짯man짯ce짯ge짯winn oder eine um 30 Pro짯zent redu짯zier짯ter Ener짯gie짯be짯darf im Raum stehen.

 

횥bersicht Fertigungsprozesse TSMC

Die bekann짯ten Infor짯ma짯tio짯nen zu den Fer짯ti짯gungs짯pro짯zes짯sen, die haupt짯s채ch짯lich David Schor von Wiki짯Chip in einem Arti짯kel gelie짯fert hat, haben wir in der nach짯fol짯gen짯den Tabel짯le zusam짯men짯ge짯fasst und um eini짯ge Details erg채nzt, sowie die neu짯en Infor짯ma짯tio짯nen hinzugef체gt. 

 

Pro짯zess Bezeich짯nung Tech짯nik Gate-Pitch Risi짯ko-/Mas짯sen짯pro짯duk짯ti짯on Ver짯bes짯se짯run짯gen Sons짯ti짯ges
16 nm N16
  • Fin짯FET
  • Wolf짯ram-Kon짯tak짯te
90 nm Novem짯ber 2013/2014
  • SRAM-Bit짯zel짯le 0,07 쨉m짼
 
7 nm N7 (1st Gen)
  • 4. Gene짯ra짯ti짯on FinFET
  • 5. Gene짯ra짯ti짯on high멚 metal gate
  • Kobalt-Kon짯tak짯te
  • Low-Power- und High-Performance-Prozess
57 nm (LP)

64 nm (HP)

April 2017/April 2018
  • bis + 30 % Per짯fo짯mance zu N16
  • bis 55 % Ener짯gie짯be짯darf zu N16
  • 3,3멹ache Dich짯te bei Logik
  • SRAM-Bit짯zel짯le 0,027 쨉m짼/0,0312 쨉m짼 bei Intels 10 nm
  • gerin짯ge Defekt짯dich짯te im Ver짯gleich zu fr체짯he짯ren Prozessen
7 nm N7 (2nd Gen) / N7P
  • 4. Gene짯ra짯ti짯on FinFET
  • Metal Gate Optimierung
  • FEOL Cap Reduzierung
  • MOL R Reduziering
  ?/ Mai 2019?
  • + 7 % Per짯for짯mance oder bis zu  10 % Energiebedarf
  • > +5% Performance
  • Dri짯ve Vol짯ta짯ge 50 mV
  • voll kom짯pa짯ti짯bel zu N7
7 nm N7+
  • 4. Gene짯ra짯ti짯on FinFET
  • bis zu 4 Lay짯er mit EUV
  Q4 2018/Q2 2019
  • + 10 % Per짯for짯mance oder bis zu  15 % Energiebedarf
  • 1,2멹ache Dich짯te
  • neue Mas짯ken wegen EUV
7 nm N6
  • 4. Gene짯ra짯ti짯on FinFET
  • mehr EUV-Lay짯er
  • M0 Rou짯ting
57 nm Q1 2020/Ende 2020
  • 18 % weni짯ger Fl채짯che als N7 (Logik)
  • kom짯pa짯ti짯bel zu N7
5 nm N5
  • 5. Gene짯ra짯ti짯on FinFET
  • Low-Power und HP-Prozess
  • mehr EUV-Lay짯er
48 nm M채rz 2019/Q1 2020
  • + 15 % Per짯for짯mance zu N7 oder bis zu  30 % Energiebedarf
  • HPC als Opti짯on bis zu + 25 % Performance
  • 1,8멹ache Dich짯te von N7 (Logik)
  • 1,3멹ache Dich짯te von N7 (SRAM)
  • SRAM-Bit짯zel짯le 0,021 쨉m짼
  • schnel짯le짯rer Ramp als N7 auf den Umsatz bezogen
  • gerin짯ge Defekt짯dich짯ten als bei N7
5 nm N5P
  • 5. Gene짯ra짯ti짯on FinFET
  • Ver짯bes짯se짯run짯gen bei FEOL und MOL
  Q2 2020/Anfang 2021
  • + 7 % Per짯for짯mance oder bis zu  15 % Ener짯gie짯be짯darf zu N5
  • voll kom짯pa짯ti짯bel zu N5
3 nm N3
  • 6. Gene짯ra짯ti짯on FinFET
  • let짯zer Node mit Fin짯FET, danach GAA
  Ende 2021,Anfang 2022 / 2023