Gerücht: AMD Zen 2 Starship mit 12 Kernen je Die?

Demnächst steht die erste Überarbeitung der letztes Jahr erfolgreich eingeführten Ryzen-Serie mit Zen-Architektur an. Während die aktuellen Ryzen-Prozessoren “Summit Ridge” in 14 nm gefertigt werden, soll im April 2018 die erste Evolutionsstufe Zen+ mit Codenamen
Doch darüber hinaus hat AMD bereits seinen Fahrplan bis 2020 veröffentlicht. Die neueste Desktop-Roadmap, bei der nun auch Zen+ enthalten ist, sieht wiefolgt aus:

Zen 2 und 3 waren bereits seit langem bekannt (wir berichteten). Nähere Details wie etwa Taktraten, Kernanzahlen, Cachegrößen etc. fehlen bisher.
Nun jedoch könnte die PCGH ein Puzzleteil aufgeschnappt haben, das alte Gerüchte nährt. Gestern wurde die neue Version von HWiNFO64 v5.72 veröffentlicht, über die wir auch berichtet haben. Die uns vorliegenden Release-Notes zeigen als spektakulärste Neuerung die Unterstützung für die kommenden AMD-Chipsätze der Serie 400.
Die Urfassung der Release-Notes enthielt jedoch anscheinend noch weit interessantere Daten, zwei Codenamen, die Ende 2016 auftauchten und Mitte 2017 mit näheren Details in der Gerüchteküche herumschwirrten, um die es in letzter Zeit jedoch relativ still geworden war:
Enhanced support of AMD Starship, Matisse and Radeon RX Vega M
Doch schon kurz nach der Veröffentlichung sind Starship und Matisse wieder aus den Release-Notes verschwunden. Starship bezeichnete laut Gerüchteküche eine Enterprise-CPU auf Zen-2-Basis mit bis zu 48 Kernen. Aktuelle Epyc-Prozessoren bestehen aus 4 Dies. Damit könnte man mit etwas Phantasie auf eine Kernanzahl von 12 je Die für Zen 2 schließen (derzeit 8 Kerne je Die bei Zen/Zen+).
Es gab jedoch Ende 2017 bereits Gerüchte über eine noch größere Kernanzahl je Die. Damals wollte CanardPC für den Naples-Nachfolger Rome gar von verdoppelter Kernanzahl und vierfacher Cachegröße wissen. Beide Gerüchte müssen sich auch nicht unbedingt ausschließen. Rome ist der von AMD bestätigte Codename für das Topmodell der Serverfamilie, der Nachfolger von Naples, während Starship eine mittlere Ausbaustufe bezeichnen könnte.

Der Umstand, dass die Release-Notes nachträglich bearbeitet wurden, kann natürlich viele Ursachen haben. Entweder ein simpler Copy&Paste-Fehler der Entwickler, der erst nachträglich aufgefallen ist, oder aber eine Information, die AMD noch nicht an der Öffentlichkeit sehen möchte und deswegen gebeten hat, den Eintrag zu entfernen.
Links zum Thema:
- HWiNFO64 v5.72 unterstützt AMD-Chipsätze der Serie 400 ()
- ASUS mit AGESA-Code für Pinnacle Ridge ()
- Epyc-Nachfolger Rome mit doppelter Kernanzahl und vierfacher Cachegröße? ()
- AMD kündigt Zen 2 und Zen 3 für 7‑nm-Fertigung an ()
- 7 nm FinFET für AMD “Navi” GPU, Zen+ “Gray Hawk” und “Starship”? ()