Überraschung: Ryzen Threadripper ist ein teildeaktivierter Epyc

In zwei Wochen soll AMDs neues High-End-Pferdchen Ryzen Threadripper erscheinen. Er wird mit 12 oder 16 Kernen samt SMT auf den Markt kommen und gegen die HEDT-Plattform von Intel mit Core i7 und Core i9 Skylake-X antreten müssen. Aufgrund der bisherigen Informationen ging man als Marktbeobachter davon aus, dass Threadripper mit zwei Zeppelin-Dies produziert würde. Genauer:

Ryzen = 1 Zeppelin-Die => 8 Kerne / 2 Speicher-Kanäle
Ryzen Threadripper = 2 Zeppelin-Dice => 16 Kerne / 4 Speicher-Kanäle
Epyc = 4 Zeppelin-Dice => 32 Kerne / 8 Speicher-Kanäle

So weit, so logisch. Doch wie der Overclocker Der8auer (via PCGH) herausgefunden hat, ist das nicht zutreffend. Beim Köpfen einer Threadripper-CPU kamen nicht zwei Zeppelin-Dies zum Vorschein wie erwartet, sondern deren vier. Threadripper ist – sofern es sich hier um ein finales Produkt handelt – also nicht das, was man erwartet hatte.


Quelle: PCGH

Zum einen spart sich AMD so natürlich eine eigene Threadripper-Fertigungsstraße für zwei Dice je Package, andererseits mutet es schon reichlich dekadent an, den Server-Prozessor Epyc (Preise bis 5000 EUR je CPU) um die Hälfte seiner Recheneinheiten zu beschneiden und einen Threadripper für Enthusiasten daraus zu „basteln”.

Man wird sehen müssen, ob AMD dies durchgehend so handhabt, oder ob – je nach Lage – Threadripper mal nativ mit zwei Dice, mal teildeaktiviert mit vier Dice realisiert werden wird. Auch der Athlon 64 5000+ wurde je nach Verfügbarkeit mal mit einem nativen BH-F2-Die mit 512 KiB L2-Cache realisiert, mal mit einem JH-F2 mit 1024 KiB L2-Cache, bei dem die Hälfte des L2-Caches deaktiviert wurde (später noch mit vielen anderen Varianten; aber das ist jetzt egal). Sollten sie Threadripper wirklich durchgehend mit vier Dice produzieren wollen, muss die Ausbeute (Yield) an Zeppelin-Dice schon enorm gut sein, damit sich das gegenüber einer zusätzlichen Fertigungsstraße rechnet.

Gute Nachricht für Threadripper-Interessenten: inzwischen ist gesichert, dass Epyc mit dem Stepping B2 produziert wird (Ryzen 5/7 mit B1). Wenn Threadripper über eine Teildeaktivierung von Epyc realisiert wird, dürfte ziemlich sicher sein, dass auch Threadripper das Stepping B2 erhalten wird.