Angebliche AMD-Folie zeigt erste Details von 쏾en [3. Update]

Update 1. Mai 2015: Wir wur짯den von AMD mit der Bit짯te kon짯tak짯tiert, die Folie zu ent짯fer짯nen. Laut AMD sei짯en die dar짯auf pr채짯sen짯tier짯ten Infor짯ma짯tio짯nen v철l짯lig falsch und w체r짯den AMD falsch darstellen.

The짯se slides con짯tain fabri짯ca짯ted con짯tent and were not gene짯ra짯ted by or on behalf of AMD AMD Spokesperson

Aus sel짯bi짯ger Quel짯le stam짯men auch Road짯map-Foli짯en, die angeb짯lich AMDs Pl채짯ne f체r den Desk짯top- und Mobil-Markt wie짯der짯ge짯ben sol짯len. In einer sepa짯ra짯ten News hat짯ten wir die짯se Foli짯en bereits mit hoher Sicher짯heit als F채l짯schun짯gen iden짯ti짯fi짯ziert. Offi짯zi짯el짯le Aus짯sa짯gen von AMD bez체g짯lich zuk체nf짯ti짯ger Pro짯duk짯te sind bereits in f체nf Tagen auf dem Finan짯cial Ana짯lyst Day zu erwar짯ten. Dann wird sich auch zei짯gen, wie falsch die Infor짯ma짯tio짯nen tat짯s채ch짯lich sind.

 

Urspr체ng짯lich Mel짯dung vom 27. April 2015:

Der unbe짯kann짯te User insider2015 hat im 쏱la짯net 3DNow! Tech-Talk-Forum eine Folie gepos짯tet, die dem Pres짯se짯deck f체r den im Mai geplan짯ten AMD Finan짯cial Ana짯lyst Day ent짯stam짯men k철nn짯te. Dar짯aus las짯sen sich eini짯ge m철g짯li짯che Eigen짯schaf짯ten der im n채chs짯ten Jahr kom짯men짯den AMD-Archi짯tek짯tur 쏾en ablesen.

Folie auf Bit짯ten von AMD entfernt

Road짯map remo짯ved due to fake content

Eini짯ge Details decken sich mit bis짯he짯ri짯gen Ger체ch짯ten. Bei짯spiels짯wei짯se wur짯de bereits AVX mit 512-Bit und die Abkehr von CMT zu SMT genannt. Geht es nach dem ver짯meint짯li짯chen AMD-Doku짯ment, hat die Inte짯ger-Ein짯heit sechs Pipe짯lines, wie zuletzt auch AMDs K8- und K10-Gene짯ra짯ti짯on. Folgt man der Pfeil짯an짯ord짯nung, kann ein Kern zwei Inte짯ger-Threads simul짯tan abar짯bei짯ten, also zwei logi짯sche Ker짯ne auf einem phy짯si짯ka짯li짯schen Kern abbil짯den. Der Vor짯teil zu Bull짯do짯zer w채re, dass man einen rechen짯star짯ken Kern h채t짯te, der hohe Sin짯gle짯th짯read-Per짯for짯mance bie짯ten k철nn짯te und zugleich eine hohe Aus짯las짯tung des Kerns durch SMT errei짯chen. Die Gleit짯kom짯ma짯ein짯heit (FPU) k철nn짯te von Bull짯do짯zer 체ber짯nom짯men sein. So stimmt der gro짯be Auf짯bau mit zwei FMACs und einer MMX-Ein짯heit noch, wobei ers짯te짯re angeb짯lich auf 256 Bit auf짯ge짯bohrt wur짯den. Wie schon Bull짯do짯zer k철nn짯te Zen daher die FPU in zwei Threads split짯ten, nur eben nicht mehr f체r zwei phy짯si짯ka짯li짯sche Inte짯ger-Ker짯ne, son짯dern nun zwei logische.

Da der Ursprung der Folie nicht gesi짯chert ist, m체s짯sen die짯se Daten mit h철chs짯ter Vor짯sicht behan짯delt wer짯den. Das Design deckt sich zwar mit den typi짯schen AMD-Foli짯en, ein Fake w채re aber nicht son짯der짯lich schwer. Aller짯dings deckt sich die ver짯meint짯li짯che Folie mit bis짯he짯ri짯gen Ger체ch짯ten und erg채nzt die짯se durch eine tat짯s채ch짯lich denk짯ba짯re Umset짯zung. Es hei횩t also abwar짯ten, sp채짯tes짯tens am 6. Mai soll짯te sich der Wahr짯heits짯ge짯halt der Folie best채짯ti짯gen las짯sen. Auf jeden Fall bedan짯ken wir uns bei dem Unbe짯kann짯ten f체r das Anre짯gen der Spekulationen.

[Update 20:30]

Der User hat sich noch ein짯mal zu Wort gemel짯det und ver짯k체n짯det, der Zen-Core h채t짯te eine Fl채짯che von <10 mm짼. Im Ver짯gleich: ein Bull짯do짯zer-Modul kam in 32 nm auf 19,42 mm짼.