AMD über 3D-Integration On-Die, CCIX und Gen‑Z

Auf einer Kon­fe­renz zum The­ma High Per­for­mance Com­pu­ting an der Rice-Uni­ver­si­tät in Hous­ton hat For­rest Nor­rod — Seni­or Vice Pre­si­dent und Gene­ral Mana­ger der “Dat­a­cen­ter and Embed­ded Solu­ti­ons Busi­ness Group” bei AMD — einen Vor­trag gehal­ten, in dem unter ande­rem die The­men 3D-Inte­gra­ti­on von Spei­cher im Chip-Design sowie die Ver­bin­dungs­pro­to­kol­le CCIX und Gen‑Z ange­spro­chen wurden.

Nach­dem Nor­rod auf die gene­rel­le Pro­ble­ma­tik im Chip-Design — immer klei­ne­re Fer­ti­gungs­tech­no­lo­gien, Anzahl der Tran­sis­to­ren, Kom­ple­xi­tät der Schal­tun­gen und nicht mehr signi­fi­kant stei­ger­ba­re Takt­ra­ten — hin­ge­wie­sen hat­te, stell­te er die Vor­tei­le des bei AMD mit Zen 2 begon­ne­nen Chip­let-Designs her­aus. Wie bereits bekannt ist, wird AMD hier auf eine Mischung aus 7‑nm-CPU-Die und I/O‑Die in 14 nm setzen.

Für die Zukunft arbei­tet AMD dabei schon an ande­ren Wegen, die Geschwin­dig­keit von Pro­zes­so­ren zu erhö­hen. So sol­len DRAM und SRAM per 3D-Inte­gra­ti­on auf den Die auf­ge­bracht wer­den. Ähn­li­ches hat man zwar bereits im GPU-Bereich mit einer 2,5D-Integration von HBM2-Spei­cher ver­wirk­licht, aller­dings dürf­ten Pro­duk­te im CPU-Bereich noch etwas auf sich war­ten las­sen. Mit Fover­os hat zum Bei­spiel Intel ers­te Pro­duk­te für Ende 2019 ange­kün­digt, bei denen Dies in 10 nm und 22 nm über­ein­an­der gesta­pelt wer­den. Aller­dings wird dies dann noch nicht direkt für den Bereich HPC umge­setzt werden.

Für das High Per­for­mance Com­pu­ting setzt AMD in der nahen Zukunft, Nor­rod spricht hier von 2020, auf Cache-kohä­ren­te Ver­bin­dun­gen (Pro­to­kol­le) wie CCIX und Gen‑Z, die CPUs direkt mit spe­zi­el­len Beschleu­ni­ger­kar­ten ver­bin­den können.